专利名称：一种电可擦除只读存储器以及制作方法
技术领域：
本发明涉及半导体芯片技术领域，特别涉及一种电可擦除只读存储器以及制作方法。
背景技术：
电可擦除只读存储器(ElectricallyErasable Programmable Read-Only Memory, EEPROM)是一种掉电后数据不丢失的存储芯片。另外，EEPROM可以清除存储数据和再编程。
如图1所示，EEPROM器件包括嵌入基板100中的源极110和漏极120，控制栅极 200，以及位于基板100和控制栅极200之间的悬浮栅极300。其中，源极110、漏极120，和控制栅极200都分别由一个电极引出；悬浮栅极300没有电极引出，而是被氧化物包围，即悬浮栅极300被悬浮栅氧化层包围着。
上述EEPROM器件的擦写过程是依靠改变控制栅极、漏极和源极上的电压值来实现的，具体过程为控制栅极接高电压，漏极和源极都接低电压，电荷从漏极流向悬浮栅极， 实现写入过程；控制栅极接低电压，漏极和源极都接高电压，电荷从悬浮栅极流向漏极，实现擦除过程。
由于悬浮栅极周围包裹着悬浮栅氧化层，这样，在EEPROM器件的擦写过程中电荷需在悬浮栅氧化层中流动，因此，悬浮栅氧化层是EEPROM器件中的一个非常关键的结构， 其质量的好坏决定了悬浮栅上的电荷储存能力以及器件的可靠性。
其中，悬浮栅极和控制栅极之间的悬浮栅氧化层的厚度不能太厚，即悬浮栅极顶端的氧化 层的厚度不能太厚，因为在数据写入和擦除时，悬浮栅极顶端的氧化层越厚就需要越大的电压，这将影响和限制器件的应用范围。同时，悬浮栅极周围的氧化层也不能太薄，即悬浮栅极侧壁的氧化层的厚度不能太薄，悬浮栅极侧壁的氧化层越薄，存储在悬浮栅上的电荷越容易发生泄露，从而使器件在两种状态下的开启电压的差值变小，逻辑上的“O” 和“I”的区分度会变小。
由于EEPROM器件的特殊性，对悬浮栅侧壁和顶端的氧化层具有不同的性能要求， 而在目前的EEPROM制作工艺中，悬浮栅侧壁和顶端的氧化层是在同一个工艺步骤中生长完成，只能设定相同的工艺条件和技术参数，很难实现悬浮栅侧壁的氧化层与悬浮栅顶端的氧化层在厚度和性能上的差异，所以目前的工艺方法很大程度的限定了加工工艺的工艺窗口，使工艺加工过程中的控制难度加大了。发明内容
本发明实施例提供一种电可擦除只读存储器以及制作方法，用以提高电可擦除只读存储器的性能。
本发明实施例提供一种制作电可擦除只读存储器的方法，包括
在嵌入了源极和漏极的基板上覆盖第一悬浮栅氧化层；
通过构图工艺在所述第一悬浮栅氧化层上形成悬浮栅极，其中，所述悬浮栅极的顶层覆盖有保护层；
在覆盖有保护层的所述悬浮栅极的侧壁生长第二悬浮栅氧化层；
除去所述悬浮栅极顶层覆盖的保护层，并在所述悬浮栅极的顶层生长第三悬浮栅氧化层；
在所述第三悬浮栅氧化层上形成控制栅极，完成电可擦除只读存储器。
本发明实施例提供电可擦除只读存储器包括基板100，嵌入基板100上的源极 110和漏极120，控制栅极200，以及悬浮栅极300，其中，
所述悬浮栅极300与所述基板100之间有第一悬浮栅氧化层410 ；
所述悬浮栅极300的侧壁有第二悬浮栅氧化层420 ；
所述悬浮栅极300与所述控制栅极200之间有第三悬浮栅氧化层430，其中，所述第三悬浮栅氧化层430的厚度小于所述第二悬浮栅氧化层420的厚度。
本发明实施例中，悬浮栅侧壁的第二悬浮栅氧化层与悬浮栅顶端的第三悬浮栅氧化层分由两个工艺步骤生长完成，这样可在两个工艺步骤分别设置不同的工艺条件和技术参数，使得 悬浮栅侧壁的氧化层的厚度与顶端的氧化层的厚度不同，分别适应这两个区域的性能要求，保证EEPROM器件制作过程中的工艺窗口，并有效的提高了器件的电荷储存能力和扩大了编程电压的应用范围，提高了 EEPROM器件的性能。
图1为现有技术中EEPROM器件的轴截面示意图2为本发明实施例中制作EEPROM器件的流程图3(a)为本发明实施例中覆盖第一悬浮栅氧化层的器件的轴截面示意图3(b)为本发明实施例中沉积了悬浮栅极层和保护层的器件的轴截面示意图3(c)为本发明实施例中刻蚀后的器件的轴截面示意图3(d)为本发明实施例中形成了悬浮栅极的器件的轴截面示意图3(e)为本发明实施例中生长了第二悬浮栅氧化层的器件的轴截面示意图3(f)为本发明实施例中除去保护层的器件的轴截面示意图3(g)为本发明实施例中生长了第三悬浮栅氧化层的器件的轴截面示意图4为本发明实施例中EEPROM器件的轴截面示意图。
具体实施方式
本发明实施例中，在EEPROM器件制作过程中，悬浮栅侧壁和顶端的氧化层分别在两个工艺步骤中生长完成，这样，可以分别设置不同的工艺条件和技术参数，使得悬浮栅侧壁的氧化层的厚度与顶端的氧化层的厚度不同，分别适应这两个区域的性能要求，从而，保证EEPROM器件制作过程中的工艺窗口，并有效的提高了器件的电荷储存能力和扩大了编程电压的应用范围，提高了 EEPROM器件的性能。
本发明实施例中，采用构图(MASK)工艺制作EEPROM器件，其中，构图工艺分别包括掩膜、曝光、显影、刻蚀和剥离等工艺。
参见图2，制作EEPROM器件的过程包括
步骤201 :在嵌入了源极和漏极的基板上覆盖第一悬浮栅氧化层。
本步骤与现有技术中的工艺一致，第一悬浮栅氧化层的材质包括多晶硅。这样， 在嵌入了源极和漏极的基板上沉积一层多晶硅，该多晶硅经过氧化即可形成第一悬浮栅氧化层。
这里，覆盖第一悬浮栅氧化层的器件的轴截面如图3(a)所示。
步骤202 :通过构图工艺在第一悬浮栅氧化层上形成顶层覆盖有保护层的悬浮栅极。
现有技术中直接在第一悬浮栅氧化层上形成悬浮栅极，而本发明实施例中，在第一悬浮栅氧化层上形成悬浮栅极，且该悬浮栅极的顶层覆盖有保护层，具体过程包括
在第一悬浮栅氧化层上分别沉积悬浮栅极层和保护层，并涂抹光刻胶，然后，通过掩膜板对光刻胶进行曝光和显影处理后，分别将没有光刻胶保护的保护层和悬浮栅极层刻蚀掉，形成顶层覆盖有保护层的悬浮栅极。
这里，沉积了悬浮栅极层和保护层的器件的轴截面如图3(b)所示。本发明实施例中保护层的材质包括氮化硅。该氮化硅在空气中不能被氧化。
涂抹光刻胶，通过掩膜板对光刻胶进行曝光和显影处理后，然后，分别将没有光刻胶保护的保护层和悬浮栅极层刻蚀掉，刻蚀后的器件的截面如图3(c)所示。这里，刻蚀一般为干刻。当保护层的材质为氮化硅时，采用含氟离子的气体，在电场的作用下，腐蚀作为保护层的氮化硅。刻蚀悬浮栅极的主要气体成分是氯气和溴化氢气体，这些气体会将没有光刻胶保护的悬浮栅腐蚀完，并将腐蚀后的残留物带走。
剥离保留的光刻胶，形成顶层覆盖有保护层的悬浮栅极。形成了悬浮栅极的器件的截面如图3(d)所示。
步骤203 :在覆盖有保护层的悬浮栅极的侧壁生长第二悬浮栅氧化层。
由于EEPROM器件的特殊性，对悬浮栅侧壁和顶端的氧化层具有不同的性能要求， 这里，在覆盖有保护层的悬浮栅极的侧壁生长第二悬浮栅氧化层。第二悬浮栅氧化层的材质包括多晶硅。该多晶硅经过氧化即可形成第二悬浮栅氧化层。
—般，第二悬浮栅氧化层的厚度大于或等于1000埃，第二悬浮栅氧化层的高度小于或等于悬浮栅极的高度。这里，生长了第二悬浮栅氧化层的器件的轴截面如图3(e)所示，其中，第二悬浮栅氧化层的厚度为1000埃，高度等于悬浮栅极的高度。
步骤204:除去悬浮栅极顶层覆盖的保护层，并在悬浮栅极的顶层生长第三悬浮栅氧化层。
由于悬浮栅极被悬浮栅氧化层包围，因此，须将悬浮栅极顶层覆盖的保护层除去。 除去保护层的器件的轴截面如图3(f)所示。
保护层除去后，在悬浮栅极的顶层生长第三悬浮栅氧化层。第三悬浮栅氧化层的材质包括多晶硅。该多晶硅经过氧化即可形成第三悬浮栅氧化层。这里，可根据EEPROM 器件对于悬浮栅极的顶层的悬浮栅氧化层需求，设置工艺条件和技术参数。
一般，第三悬浮栅氧化层的厚度小于所述第二悬浮栅氧化层的厚度。这里，生长了第三悬浮栅氧化层的器件的轴截面如图3(g)所示。该第三悬浮栅氧化层的厚度为600埃。
步骤205 :在第三悬浮栅氧化层上形成控制栅极，完成电可擦除只读存储器。
本步骤的工艺与现有技术中的工艺相同，就不再详细描述了。
通过上述过程即可制作出EEPROM器件。由于悬浮栅侧壁的第二悬浮栅氧化层与悬浮栅顶端的第三悬浮栅氧化层分由两个工艺步骤生长完成，这样可在两个工艺步骤分别设置不同的工艺条件和技术参数，使得第二悬浮栅氧化层的厚度大于第三悬浮栅氧化层的厚度，从而适用EEPROM器件的特殊性，保证EEPROM器件制作过程中的工艺窗口，并有效的提高了器件的电荷储存能力和扩大了编程电压的应用范围，提高了 EEPROM器件的性能。
通过上述过程制作出的EEPROM器件，如图4所示，包括基板100，嵌入基板100上的源极110和漏极120，控制栅极200，以及悬浮栅极300，其中，
悬浮栅极300与基板100之间有第一悬浮栅氧化层410 ；
悬浮栅极300的侧壁有第二悬浮栅氧化层420 ；
悬浮栅极300与控制栅极200之间有第三悬浮栅氧化层430，其中，第三悬浮栅氧化层430的厚度小于第二悬浮栅氧化层420的厚度。
较佳地，第二悬浮栅氧化层的厚度大于或等于1000埃，第三悬浮栅氧化层的厚度为600埃。
第一悬浮栅氧化层、第二悬浮栅氧化层，以及第三悬浮栅氧化层的材质包括多晶硅。这样，经空气氧化即可形成氧化物。
本发明实施例中，在制作EEPROM器件的过程中，先生长悬浮栅极的侧壁的第二悬浮栅氧化层，然后再生长悬浮顶层的侧壁的第三悬浮栅氧化层，这样分由两个工艺步骤完成悬浮栅侧壁以及顶层的氧化层，可在两个工艺步骤分别设置不同的工艺条件和技术参数，使得第二悬浮栅氧化层的厚度大于第三悬浮栅氧化层的厚度，从而适用EEPROM器件的特殊性，保证EEPROM器件制作过程中的工艺窗口，并有效的提高了器件的电荷储存能力和扩大了编程电压的应用范围，提高了 EEPROM器件的性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘 若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
权利要求
1.一种制作电可擦除只读存储器的方法，其特征在于，包括 在嵌入了源极和漏极的基板上覆盖第一悬浮栅氧化层； 通过构图工艺在所述第一悬浮栅氧化层上形成悬浮栅极，其中，所述悬浮栅极的顶层覆盖有保护层； 在覆盖有保护层的所述悬浮栅极的侧壁生长第二悬浮栅氧化层； 除去所述悬浮栅极顶层覆盖的保护层，并在所述悬浮栅极的顶层生长第三悬浮栅氧化层； 在所述第三悬浮栅氧化层上形成控制栅极，完成电可擦除只读存储器。
2.如权利要求1所述的方法，其特征在于，所述通过构图工艺在所述第一悬浮栅氧化层上形成悬浮栅极包括 在所述第一悬浮栅氧化层上分别沉积悬浮栅极层和保护层，并涂抹光刻胶； 通过掩膜板对所述光刻胶进行曝光和显影处理后，分别将没有光刻胶保护的保护层和悬浮栅极层刻蚀掉，形成顶层覆盖有保护层的悬浮栅极。
3.如权利要求1所述的方法，其特征在于，所述第二悬浮栅氧化层的厚度大于所述第三悬浮栅氧化层的厚度。
4.如权利要求1或3所述的方法，其特征在于，所述第二悬浮栅氧化层的厚度大于或等于1000埃，所述第三悬浮栅氧化层的厚度为600埃。
5.如权利要求1或2所述的方法，其特征在于，所述第二悬浮栅氧化层的高度小于或等于所述悬浮栅极的高度。
6.如权利要求1所述的方法，其特征在于，所述第一悬浮栅氧化层、第二悬浮栅氧化层，以及第三悬浮栅氧化层的材质包括多晶硅。
7.如权利要求1或2所述的方法，其特征在于，所述保护层的材质包括氮化硅。
8.—种电可擦除只读存储器，其特征在于，包括基板(100)，嵌入基板(100)上的源极(110)和漏极(120)，控制栅极(200)，以及悬浮栅极(300)，其中， 所述悬浮栅极(300)与所述基板(100)之间有第一悬浮栅氧化层(410)； 所述悬浮栅极(300)的侧壁有第二悬浮栅氧化层(420)； 所述悬浮栅极(300)与所述控制栅极(200)之间有第三悬浮栅氧化层(430)，其中，所述第三悬浮栅氧化层(430)的厚度小于所述第二悬浮栅氧化层(420)的厚度。
9.如权利要求8所述的存储器，其特征在于，所述第二悬浮栅氧化层(420)的厚度大于或等于1000埃，所述第三悬浮栅氧化层(430)的厚度为600埃。
10.如权利要求8所述的存储器，其特征在于，所述第一悬浮栅氧化层(410)、第二悬浮栅氧化层(420)，以及第三悬浮栅氧化层(430)的材质包括多晶硅。
全文摘要
本发明公开了一种电可擦除只读存储器以及制作方法，用以提高电可擦除只读存储器的性能。该制作方法包括在嵌入了源极和漏极的基板上覆盖第一悬浮栅氧化层；通过构图工艺在所述第一悬浮栅氧化层上形成悬浮栅极，其中，所述悬浮栅极的顶层覆盖有保护层；在覆盖有保护层的所述悬浮栅极的侧壁生长第二悬浮栅氧化层；除去所述悬浮栅极顶层覆盖的保护层，并在所述悬浮栅极的顶层生长第三悬浮栅氧化层；在所述第三悬浮栅氧化层上形成控制栅极，完成电可擦除只读存储器。
文档编号H01L29/788GK103000526SQ20111027400
公开日2013年3月27日 申请日期2011年9月15日 优先权日2011年9月15日
发明者叶文正, 翟彪 申请人:北大方正集团有限公司, 深圳方正微电子有限公司