专利名称：微晶硅膜的制造方法及半导体装置的制造方法
技术领域：
本发明涉及一种微晶硅膜的制造方法以及使用该微晶硅膜的半导体装置的制造方法。
背景技术：
作为场效应晶体管的一种，已知使用形成在具有绝缘表面的衬底上的硅膜来形成沟道区的薄膜晶体管。已公开了作为用于薄膜晶体管的沟道区的硅膜，使用非晶硅、微晶硅及多晶硅的技术(参照专利文献1至幻。薄膜晶体管的典型应用例是液晶电视装置，其中将薄膜晶体管应用于构成显示画面的各像素的开关晶体管。使用非晶硅膜形成沟道区的薄膜晶体管有场效应迁移率及导通电流低的问题。另一方面，使用微晶硅膜形成沟道区的薄膜晶体管有如下问题，即虽然与使用非晶硅膜形成沟道区的薄膜晶体管相比场效应迁移率提高，但是截止电流增高，因此不能得到充分的开关特性。多晶硅膜成为沟道区的薄膜晶体管具有诸如其场效应迁移率比所述两种薄膜晶体管高得多而可以得到高导通电流等的特性。该薄膜晶体管由于该特性而不但能够用作设置在像素中的开关用晶体管，而且还能够构成被要求高速工作的驱动器电路。然而，使用多晶硅膜形成沟道区的薄膜晶体管的制造工序与制造使用非晶硅膜形成沟道区的薄膜晶体管的情况相比，需要硅膜的晶化工序因此有制造成本增大的问题。例如，多晶硅膜的制造所需的激光退火技术有由于激光束的照射面积小而不能高效地生产大屏幕液晶面板等的问题。用于制造显示面板的玻璃衬底的大面积化如第3代(550mm X 650mm)、第3.5 代(600mm X 720mm 或 620mm X 750mm)、第 4 代(680mm X 880mm 或 730mm X 920mm)、第 5 代(1100mmX 1300mm)、第 6 代(1500mmX 1850mm)、第 7 代(1870mmX 2200mm)、第 8 代 (2200mmX 2400mm)、第 9 代 O400mmX 沘00讓，2450mmX 3O5Omm)、第 10代 O95OmmXiMOOmm)
那样进展。玻璃衬底的大型化基于最低成本设计的概念。另一方面，仍未确立可以以高生产率将能够进行高速工作的薄膜晶体管制造在如第10代O950mmX 3400mm)那样的大面积母玻璃衬底上的技术，这在业界为一个问题。[专利文献1]日本专利申请公开2001-053^3号公报[专利文献2]日本专利申请公开平5-129608号公报[专利文献3]日本专利申请公开2005-049832号公报[专利文献4]日本专利申请公开平7-131030号公报[专利文献5]日本专利申请公开2005-191M6号公报
发明内容
为了提高微晶硅膜的特性，需要兼容高结晶性和高膜密度。作为使用微晶硅膜时场效应迁移率不能上升的原因之一，可以举出结晶性和膜密度成为权衡的关系，难以并立。本发明的一个方式的课题是提供保持高膜密度的同时使结晶性提高的微晶硅膜的制造方法。另外，本发明的一个方式的课题是提供一种以高生产率制造电特性良好的半导体装置的方法。本发明的一个方式是微晶硅膜的制造方法，该制造方法包括如下步骤在第一条件下在绝缘膜上利用等离子体CVD法形成具有包括硅雏晶及非晶硅的混合相微粒的第一微晶硅膜，在所述第一微晶硅膜上在第二条件下利用等离子体CVD法形成第二微晶硅膜。 所述第一条件是如下条件将包括具有硅的沉积气体和氢的气体用作供应到处理室内的原料气体，所述处理室内的压力设定为67 以上且1333 以下。作为所述第一条件下的原料气体的供给，交替进行如下步骤在将氢的流量设定为所述沉积气体流量的50倍以上且 1000倍以下来稀释沉积气体的第一气体供给；以及低于所述第一气体的所述沉积气体的流量且对所述绝缘层上沉积的硅的蚀刻比所述绝缘膜上的硅的沉积所述优先的第二气体供给。所述第二条件是如下条件将包括具有硅的沉积气体和氢的气体用作供应到处理室内的原料气体，将氢的流量设定为沉积气体流量的100倍以上且2000倍以下来稀释沉积气体，且所述处理室内的压力设定为1333 以上且13332Pa以下。另外，优选根据相对于含有硅的沉积气体流量的氢流量的比率而适当地选择等离子体的功率。另外，混合相微粒具有非晶硅区和多个可以看作单晶的微小结晶的雏晶。此外，混合相微粒有时具有双晶。此外，在本发明的一个方式中，也可以在所述第二条件下形成所述第二微晶硅膜， 然后在第三条件下利用等离子体CVD法在所述第二微晶硅膜上形成第三微晶硅膜。所述第三条件为如下条件，将包括具有硅的沉积气体和氢的气体用作供应到处理室内的原料气体，使相对于所述沉积气体流量的氢流量的比率高于所述第二条件而稀释沉积气体，并且将所述处理室内的压力设定为1333 以上且13332Pa以下。另外，在本发明的一个方式中，所述第一条件优选为形成成为核的混合相微粒，提高混合相微粒的粒径的均勻性，且降低混合相微粒的粒密度的条件，所述第二条件优选为提高微晶硅膜的膜密度的条件。此外，在本发明的一个方式中，也可以对用于所述第一条件、所述第二条件和所述第三条件中的至少一个的所述原料气体包括稀有气体。本发明的一个方式是如下微晶硅膜的制造方法即在形成成为核的混合相微粒， 提高混合相微粒的粒径的均勻性，且降低混合相微粒的粒密度的第一条件下，利用等离子体CVD法在绝缘膜上形成具有多个混合相微粒的第一微晶硅膜；在填充所述第一微晶硅膜的混合相微粒的空隙且提高膜密度的所述第二条件下，在所述第一微晶硅膜上利用等离子体CVD法形成第二微晶硅膜。所述第一条件是如下条件，即将包括具有硅的沉积气体和氢的气体用作供应到处理室内的原料气体，作为所述第一条件下的原料气体的供给，交替进行如下步骤对所述绝缘膜上的硅的沉积比在所述绝缘膜上沉积的硅的蚀刻优先的流量的第一沉积气体和氢的供给；以及低于所述第一沉积气体的流量，且在所述绝缘膜上沉积的硅的蚀刻比对所述绝缘膜上的硅的沉积优先的流量的第二沉积气体和氢的供给。所述混合相微粒包括硅雏晶及非晶硅。另外在本发明的一个方式中，所述第一条件优选为，与所述第二条件相比，提高混合相微粒的结晶性，且降低混合相微粒的生长速度的条件。此外，在本发明的一个方式中，所述蚀刻成为优先时的所述第二沉积气体的流量可以包括Osccm。本发明的一个方式是具备包括栅电极、源区、漏区以及沟道区的薄膜晶体管的半导体装置的制造方法，包括使用微晶硅膜形成所述沟道区；在第一条件下在绝缘膜上利用等离子体CVD法形成具有包括硅雏晶及非晶硅的混合相微粒的第一微晶硅膜，在第二条件下在所述第一微晶硅膜上利用等离子体CVD法形成第二微晶硅膜来形成所述微晶硅膜， 其中所述第一条件是将含有硅的沉积气体及含有氢的气体用作供应到处理室内的原料气体并将所述处理室内的压力设定为67 以上且1333 以下的条件，作为所述第一条件下的原料气体的供给，交替进行如下步骤将氢的流量设定为含有所述沉积气体流量的50倍以上且1000倍以下来稀释沉积气体的第一气体供给；以及设定为低于所述第一气体的所述沉积气体的流量，且对所述绝缘膜上沉积的硅的蚀刻比所述绝缘膜上的硅的沉积优先的所述沉积气体的流量的第二气体供给，所述第二条件是将含有硅的沉积气体及含有氢的气体用作供应到处理室内的原料气体，将氢的流量设定为含有所述沉积气体流量的100倍以上且2000倍以下来稀释沉积气体，且将所述处理室内的压力设定为1333 以上且13332Pa 以下的条件。此外，在本发明的一个方式中，也可以在所述第二条件下形成所述第二微晶硅膜， 然后在第三条件下利用等离子体CVD法在所述第二微晶硅膜上形成第三微晶硅膜来形成所述微晶硅膜。所述第三条件为如下条件，即将含有硅的沉积气体及含有氢的气体用作供应到所述处理室内的原料气体，使相对于沉积气体流量的氢的流量的比率高于所述第二条件而稀释沉积气体，并且将所述处理室内的压力设定为1333 以上且13332Pa以下。本发明的一个方式是一种具备包括栅电极、源区、漏区及沟道区的薄膜晶体管的半导体装置的制造方法，包括使用微晶硅膜形成所述沟道区，该微晶硅膜通过如下方法形成在形成成为核的混合相微粒提高混合相微粒的粒径的均勻性，且降低混合相微粒的粒密度的第一条件下，利用等离子体CVD法在绝缘膜上形成具有多个混合相微粒的第一微晶硅膜，在填充所述第一微晶硅膜的混合相微粒的空隙的同时提高膜密度的第二条件下，利用等离子体CVD法在所述第一微晶硅膜上形成第二微晶硅膜，其中在所述第一条件中，作为供给到处理室内的原料气体使用包括具有硅的沉积气体和氢的气体，作为所述第一条件下的原料气体的供给，交替进行如下步骤所述绝缘膜上的硅的沉积比对所述绝缘膜上沉积的硅的蚀刻优先的流量的第一沉积气体和氢的供给；以及低于所述第一沉积气体的流量，且对所述绝缘膜上沉积的硅的蚀刻比所述绝缘膜上的硅的沉积优先的流量的第二沉积气体和氢的供给，并且所述混合相微粒包括硅雏晶及非晶硅。另外，在本发明的一个方式中，所述蚀刻优先时的所述第二沉积气体的流量可以包括Osccm0通过适用本发明的一个方式，可以制造保持高膜密度且使结晶性提高的微晶硅膜。另外，通过适用本发明的一个方式，可以高生产率地制造电特性良好的半导体装置。
图IA和图IB是说明本发明的一个方式的结晶性高的微晶硅膜的制造方法的截面图；图2是说明发明的一个方式的结晶性高的微晶硅膜的制造方法的截面图3A至图3D是说明本发明的一个方式的半导体装置的制造方法的截面图；图4A和图4B是说明本发明的一个方式的半导体装置的制造方法的截面图；图5A至图5C是说明本发明的一个方式的半导体装置的制造方法的截面图；图6是说明形成在本发明的一个方式的半导体装置中的薄膜晶体管的制造方法的截面图；图7是说明当形成图1所示的第一微晶硅膜57时的第一条件下的原料气体的供给方法(SiH4循环流动)的示意图；图8A是示出样品1的第一微晶硅膜的SEM照片，图8B是示出样品2的第一微晶硅膜的SEM照片，图8C是示出样品1的第一微晶硅膜的混合相微粒的粒径和度数的关系的度数分布的直方图，图8D是示出样品2的第一微晶硅膜的混合相微粒的粒径和度数的关系的度数分布的条形图；图9A是示出形成样品1的第二微晶硅膜之后的SEM照片，图9B是示出形成样品 2的第二微晶硅膜之后的SEM照片。
具体实施例方式下面将使用附图详细说明本发明的实施方式。但是，本发明并不局限于以下说明， 所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应当被解释为局限于下面所示的实施方式的记载内容。实施方式1在本实施方式中，参照图IA和图IB对结晶性高的微晶硅膜的制造方法进行说明。如图IA所示那样，在衬底51上形成绝缘膜55，并且利用等离子体CVD法在绝缘膜阳上形成第一微晶硅膜57，该第一微晶硅膜57具有包括硅雏晶及非晶硅的混合相微粒 57a0作为衬底51，可以使用玻璃衬底及陶瓷衬底等。注意，对衬底51的尺寸没有限制， 例如可以使用常用在所述平板显示器领域的第3代至第10代玻璃衬底。绝缘膜55可以通过CVD法或溅射法等使用氮化硅膜、氮氧化硅膜、氧化硅膜、氧氮化硅膜的单层或叠层形成。注意，本实施方式中，形成绝缘膜55，但不是必须形成绝缘膜55。第一微晶硅膜57的特征在于混合相微粒57a的粒密度(面内的混合相微粒的存在比率)低，混合相微粒的粒径的均勻性高，且混合相微粒57a的结晶性高。因此，第一微晶硅膜57还包括混合相微粒57a不邻近，且在邻近的混合相微粒57a之间具有空隙57b的结构。第一微晶硅膜57的厚度优选为Inm以上且IOnm以下，在混合相微粒57a不相邻近， 且在邻近的混合相微粒57a之间具有空隙57b的部分中，不邻近的混合相微粒57a的最低的高度优选为Inm以上并最高的高度优选为IOnm以下。另外，混合相微粒57a具有非晶硅区和多个可以看作单晶的微小晶体的雏晶。此外，混合相微粒57a有时具有双晶。在等离子体CVD装置的处理室中，在形成成为核的混合相微粒且降低混合相微粒的密度且提高混合相微粒的结晶性的第一条件下，作为原料气体混合含有硅的沉积气体和氢，并利用辉光放电等离子体来形成第一微晶硅膜57。或者，混合含有硅的沉积气体、氢和稀有气体诸如氦、氖、氪等，并利用辉光放电等离子体来形成第一微晶硅膜57。在此，在将处理室内的压力设定为671 以上且13331 以下(0. 5Torr以上且IOTorr以下)的第一条件下，形成微晶硅。作为在所述第一条件下的原料气体的供给，交替进行如下步骤，在将氢的流量设定为含有硅的沉积气体流量的50倍以上且1000倍以下来稀释沉积气体的气体供给；以及使其流量设定为低于上述气体的沉积气体的流量，且对绝缘膜阳上沉积的硅的蚀刻对绝缘膜阳上的硅的沉积优先的气体的供给。另外，蚀刻成为优先时的沉积气体的流量包括Osccm。将此时的沉积温度优选设定为室温至300°C，更优选设定为1501至观01。另夕卜，将等离子体CVD装置的上部电极与下部电极之间的间隔设定为可以产生等离子体的间隔，即可。在第一条件下的原料气体的供给方法是在生成辉光放电等离子体时，使包含硅的沉积气体交替变化为高流量和低流量的方法。在供给低流量的沉积气体的期间中，对绝缘膜55上沉积的硅的蚀刻比绝缘膜55上的硅的沉积优先，但是在供给高流量的沉积气体的期间中，绝缘膜阳上的硅的沉积比对绝缘膜55上沉积的硅的蚀刻优先。因此，在供给低流量的沉积气体的期间中，使用氢气体选择性地蚀刻非晶硅成分，并且在供给高流量的沉积气体的期间中，使混合相微粒成长。通过这些工序的反复，可以得到非晶硅成分少且结晶性高的第一微晶硅膜57。另外，通过供给高流量的沉积气体，在绝缘膜55上形成新的混合相微粒57a，并已经在绝缘膜55上沉积的混合相微粒57a进一步增大。通过供给低流量的沉积气体，刚产生的小混合相微粒57a被蚀刻去除，但是已经在绝缘膜55上沉积的稍大混合相微粒57a留下。通过这些工序的反复，可以获得具有很多混合相微粒57a的第一微晶硅膜57，在该混合相微粒57a中，粒径小的混合相微粒减少，粒径大且整齐，粒径的均勻性高。通过在第一条件下形成第一微晶硅膜57，促进结晶生长，且提高混合相微粒57a 的结晶性。换言之，混合相微粒57a所包含的雏晶的尺寸增大。此外，在彼此邻近的混合相微粒57a之间产生空隙57b，而混合相微粒57a的微粒密度降低。另外，通过使用所述使沉积气体交替变化为高流量和低流量的原料气体的供给方法，与不使沉积气体的流量变化而以一定流量供给的情况相比，在绝缘膜阳上沉积的混合相微粒57a的粒径成为大，混合相微粒的均勻性提高，混合相微粒的结晶性进一步提高。作为含有硅的沉积气体的典型例子，有SiH4、Si2H6等。通过对第一微晶硅膜57的原料气体混合氦、氩、氖、氪、氙等的稀有气体，第一微晶硅膜57的成膜速度增高。另外，因为成膜速度的增高而使混入到第一微晶硅膜57中的杂质量减少，所以可以提高第一微晶硅膜57的结晶性。当形成第一微晶硅膜57时，通过施加3MHz至30MHz，典型为13. 56MHz、27. 12MHz 的HF频带中的高频电力，或者施加大于30MHz至300MHz左右的VHF频带中的高频电力，典型为60MHz的高频电力，来生成辉光放电等离子体。另外，优选根据相对于含有硅的沉积气体流量的氢的流量的比率而适当地选择产生等离子体的功率。接着，如图IB所示那样，在第一微晶硅膜57上形成具有包括硅雏晶及非晶硅的混合相微粒的第二微晶硅膜59。在填充第一微晶硅膜57的混合相微粒57a的空隙57b的同时，促进结晶成长的条件下形成第二微晶硅膜59。另外，第二微晶硅膜59的厚度优选为 30nm以上且IOOnm以下。
8
在等离子体CVD装置的处理室中，在第二条件下，作为原料气体混合含有硅的沉积气体和氢并利用辉光放电等离子体来形成第二微晶硅膜59。或者，在第二条件下，混合含有硅的沉积气体、氢和稀有气体诸如氦、氖、氪等并利用辉光放电等离子体来形成第二微晶硅膜59。在此，在将氢的流量设定为含有硅的沉积气体流量的100倍以上且2000倍以下来稀释沉积气体，并将处理室内的压力设定为1333 以上且13332Pa以下(IOTorr以上且 IOOTorr以下)的第二条件下，形成微晶硅。其结果，在第二微晶硅膜59中，在相对于非晶硅区域的结晶区域的比例增高，而结晶性得到提高。将此时的沉积温度优选设定为室温至 300°C，更优选设定为1501至观01。另外，将等离子体CVD装置的上部电极与下部电极之间的间隔设定为能够产生等离子体的间隔，即可。另外，由于当在第一微晶硅膜的混合相微粒的空隙中，重新发生第二微晶硅膜的混合相微粒时，混合相微粒的尺寸变小，所以优选对第一微晶硅膜的混合相微粒的发生频率，第二微晶硅膜的混合相微粒的发生频率少。通过对第二微晶硅膜59的原料气体混合氦、氩、氖、氪、氙等的稀有气体，与第一微晶硅膜57同样地，可以提高第二微晶硅膜59的结晶性。当形成第二微晶硅膜59时，可以适当地使用第一微晶硅膜57的条件生成辉光放电等离子体。另外，通过作为第一微晶硅膜57及第二微晶硅膜59的辉光放电等离子体的生成使用相同的条件来可以提高处理量，但是也可以使用彼此不同的条件。第一微晶硅膜57及第二微晶硅膜59使用微晶硅形成。微晶硅是具有非晶和晶体结构(包括单晶、多晶)之间的中间结构的半导体。微晶硅是具有在自由能方面稳定的第三状态的半导体，并且是具有短程有序和晶格畸变的晶体半导体，其中混合相微粒的粒径为2nm以上且200nm以下，优选为IOnm以上且80nm以下，更优选为20nm以上且50nm以下， 进一步优选为25nm以上且33nm以下的柱状或针状混合相微粒相对于衬底表面沿法线方向成长。因此，柱状或针状混合相微粒的界面有时形成有晶界。微晶硅的拉曼光谱移到比表示单晶硅的520CHT1低的波数侧。就是说，微晶硅的拉曼光谱的峰值位于表示单晶硅的520CHT1和表示非晶硅的480CHT1之间。另外，为了终结悬空键(dangling bond)，至少包括lat. %或lat. %以上的氢或卤素。再者，通过使其含有氦、氩、氪或氖等稀有气体元素来进一步促进晶格畸变，可以得到稳定性增高的良好的微晶硅。例如美国专利No. 4409134号公开了关于这种微晶硅的记述。根据本实施方式可以制造通过降低混合相微粒之间的空隙来提高结晶性的微晶硅膜。另外，如上所述，通过当形成第一微晶硅膜57时使用使沉积气体交替变化为高流量和低流量的原料气体的供给方法，与不使沉积气体的流量变化而以一定流量供给的情况相比，在绝缘膜55上沉积的混合相微粒57a的粒径增大，混合相微粒的结晶性进一步提高。 而且，通过使用在第一微晶硅膜57上层叠第二微晶硅膜59的两个阶段的成膜法，可以制造有效地填充混合相微粒之间的空隙且保持高膜密度，并且粒径大且结晶性高的微晶硅膜。 其结果，可以提高场效应迁移率，可以实现其电特性良好的装置。实施方式2在本实施方式中参照图IA至图2对与实施方式1相比结晶性高的微晶硅膜的制造方法进行说明。与实施方式1相同地，经过图IA和图IB的工序形成第一微晶硅膜57及第二微晶硅膜59。接着，如图2所示那样，在第二微晶硅膜59上形成具有包含硅雏晶及非晶硅的混合相微粒的第三微晶硅膜61。在等离子体CVD装置的处理室内，在第三条件下，作为原料气体混合含有硅的沉积气体与氢，并利用辉光放电等离子体来形成第三微晶硅膜61。或者，根据第三条件作为原料气体混合含有硅的沉积气体、氢和氦、氖、氩、氪等的稀有气体，并利用辉光放电等离子体来形成第三微晶硅膜61。在使氢流量相对于含有硅的沉积气体流量的比率高于第二条件而稀释沉积气体，并将处理室内的压力设定为与第二条件相同的1333 以上且13332 以下 (IOTorr以上且IOOTorr以下)的第三条件下形成第三微晶硅膜。将此时的沉积温度优选设定为室温至300°C，更优选设定为150°C至280°C。另外，与在实施方式1的第一条件下的原料气体的供给方法相同地，作为在第三条件下的原料气体的供给方法，可以采用交替进行如下步骤的方法使氢流量相对于含有硅的沉积气体流量的比率高于第二条件而稀释沉积气体的气体供给；以及使沉积气体的流量设定为低于上述气体的沉积气体的流量且对第二微晶硅膜59上沉积的硅的蚀刻比第二微晶硅膜59上的硅的沉积优先的气体供给。通过将相对于含有硅的沉积气体流量的氢的流量的比率设定为比第二条件高的比率，可以进一步提高第三微晶硅膜61的结晶性，从而与实施方式1相比，可以形成在其表面上结晶性较高的微晶硅膜。实施方式3在本实施方式中，参照图3A至图5C说明形成在本发明的一个方式的半导体装置中的薄膜晶体管的制造方法。注意，η型薄膜晶体管的载流子迁移率比P型薄膜晶体管的载流子迁移率高。在本实施方式中说明η型薄膜晶体管的制造方法。如图3Α所示那样，在衬底101上形成栅电极103。接着，形成覆盖栅电极103(以下，也称为“第一栅电极”)的栅极绝缘膜105，并且在栅极绝缘膜105上形成第一微晶硅膜 107。作为衬底101，可以适当地使用实施方式1所示的衬底51。栅电极103可以通过如下步骤形成在衬底101上通过溅射法或真空蒸镀法使用 Mo、Ti、Cr、Ta、W、Al、Cu、Nd、&及Ni中的任何一个金属材料形成导电膜，通过光刻法在该导电膜上形成掩模，并且使用该掩模蚀刻导电膜。此外，也可以将所述金属材料的氮化物膜设置在衬底101和栅电极103之间，以提高栅电极103与衬底101之间的粘附性。在此， 在衬底101上形成导电膜，并且使用通过光刻工序形成的抗蚀剂形成的掩模来蚀刻该导电膜。另外，优选将栅电极103的侧面形成为锥形状。这是为了如下目的避免在后面的工序中形成在栅电极103上的绝缘膜、硅膜及布线在栅电极103的台阶部分被切断。为了将栅电极103的侧面形成为锥形状，边使利用抗蚀剂形成的掩模缩退边进行蚀刻，即可。栅极绝缘膜105可以适当地使用实施方式1所示的绝缘膜55来形成。栅极绝缘膜105可以利用CVD法或溅射法等来形成。另外，当使用氮化硅膜或氮氧化硅膜形成栅极绝缘膜105时，薄膜晶体管的阈值电压向负值一侧漂移，因此可以进行使栅极绝缘膜105的表面暴露于氧化气体气氛的等离子体中的氧等离子体处理。氧化气体气氛是包括氧、臭氧、一氧化二氮中的任何一个的气氛。通过该氧等离子体处理，可以制造常关闭(normally-off)的薄膜晶体管。在本说明书中，在η沟道型薄膜晶体管中，将阈值电压为正值的晶体管定义为常关闭的薄膜晶体管。在P沟道型薄膜晶体管中，将阈值电压为负值的晶体管定义为常关闭的薄膜晶体管。另外，在η沟道型薄膜晶体管中，将阈值电压为负值的薄膜晶体管定义为常导通的薄膜晶体管。在P沟道型薄膜晶体管中，将阈值电压为正值的薄膜晶体管定义为常导通的薄膜晶体管。与实施方式1所示的第一微晶硅膜57相同，可以在降低微粒密度，提高混合相微粒的粒径的均勻性，且提高混合相微粒的结晶性的第一条件下形成第一微晶硅膜107。通过对第一微晶硅膜107的原料气体混合氦、氩、氖、氪、氙等的稀有气体，可以提高第一微晶硅膜107的结晶性。由此，薄膜晶体管的导通电流及场效应迁移率得到提高，并且可以提高处理量。接着，如图:3Β所示那样，在第一微晶硅膜107上形成第二微晶硅膜109。与实施方式1所示的第二微晶硅膜59同样地，可以在填充第一微晶硅膜107的混合相微粒的空隙的同时，促进结晶成长的第二条件下形成第二微晶硅膜109。通过对第二微晶硅膜109的原料气体混合氦、氩、氖、氪、氙等的稀有气体，与第一微晶硅膜107相同，可以提高第二微晶硅膜109的结晶性。由此，薄膜晶体管的导通电流及场效应迁移率得到提高，并且可以提高处理量。接着，如图3C所示那样，在第二微晶硅膜109上形成硅膜111。硅膜111由微晶硅区Illa及非晶硅区Illb构成。接着，在硅膜111上形成杂质硅膜113。接着，在杂质硅膜 113上形成利用抗蚀剂形成的掩模115。可以在以第二微晶硅膜109为晶种来部分进行结晶成长的条件(抑制结晶成长的条件)下，形成具有微晶硅区Illa及非晶硅区Illb的硅膜111。在等离子体CVD装置的处理室中，混合含有硅的沉积气体、氢和含有氮的气体，并利用辉光放电等离子体来形成硅膜111。作为含有氮的气体，有氨、氮、氟化氮、氯化氮。可以与第一微晶硅膜107相同地生成辉光放电等离子体。此时，作为含有硅的沉积气体与氢的流量比，与第一微晶硅膜107或第二微晶硅膜109相同地使用形成微晶硅膜的流量比，并且通过使用将含有氮的气体用作原料气体的条件，与第一微晶硅膜107及第二微晶硅膜109的沉积条件相比，可以抑制结晶成长。具体来说，在硅膜111的沉积初期中，由于原料气体含有含氮的气体，所以结晶成长被部分抑制，在锥形状的微晶硅区成长的同时，形成非晶硅区。再者，在沉积的中期或后期中锥形状的微晶硅区的结晶成长停止，而只有非晶硅区沉积。其结果是，在硅膜111中，可以形成微晶硅区Illa和非晶硅区111b，该非晶硅区Illb由缺陷少且价电子带端的能级尾(tail)的斜率陡峭的秩序性高的硅膜形成。在此，形成硅膜111的条件的典型例子如下相对于含有硅的沉积气体流量的氢流量为10倍至2000倍，优选为10倍至200倍。另外，形成通常的非晶硅膜的条件的典型例子如下相对于含有硅的沉积气体流量的氢流量为0倍至5倍。此外，通过将氦、氖、氩、氙或氪等的稀有气体导入到硅膜111的原料气体中，可以提高成膜速度。
11
优选将硅膜111的厚度设定为50nm至350nm，更优选设定为120nm至250nm。在此，图4A和图4B示出图3C所示的栅极绝缘膜105和杂质硅膜113之间的放大图。如图4A所示那样，硅膜111中的微晶硅区Illa具有凹凸形状，凸部为其头端从第二微晶硅膜109向非晶硅区Illb变窄(凸部的头端为锐角)的凸状(锥形状)。另外，微晶硅区Illa的形状也可以为其宽度从第二微晶硅膜109向非晶硅区Illb变宽的凸状(倒锥形状)。通过将第一微晶硅膜107、第二微晶硅膜109及微晶硅区Illa的厚度，即从与栅极绝缘膜105的界面到微晶硅区Illa的突起(凸部)的头端的距离设定为5nm以上且310nm 以下，可以减少薄膜晶体管的截止电流。此外，通过将利用二次离子质谱分析法测量的包含在硅膜111中的氧浓度设定为低于lX1018atOmS/Cm3，可以提高微晶硅区Illa的结晶性，所以是优选的。非晶硅区Illb利用具有氮的非晶半导体形成。包含在具有氮的非晶半导体中的氮例如也可以为NH基或NH2基。作为非晶半导体可以使用非晶硅。含有氮的非晶硅是一种半导体，其中与现有的非晶半导体相比，通过 CPM(Constant photocurrent method 恒定光电流法)或光致发光光谱测量来测量的乌尔巴赫端⑴rbach edge)的能量低，且缺陷吸收光谱量少。换言之，含有氮的非晶硅为与现有的非晶半导体相比，缺陷少且价电子带端的能级尾(tail)的斜率陡峭的秩序性高的半导体。因为含有氮的非晶硅的价电子带端的能级尾(tail)的斜率陡峭，所以带隙宽，隧道电流不容易流过。由此，通过将含有氮的非晶硅设置在微晶硅区Illa和杂质硅膜113之间， 可以降低薄膜晶体管的截止电流。另外，通过设置含有氮的非晶硅，可以提高导通电流和场效应迁移率。再者，在含有氮的非晶硅中，通过低温光致发光光谱得到的光谱峰值区为1. 31eV 以上且1. 39eV以下。另外，通过低温光致发光光谱测量微晶硅而得到的光谱的峰值区为 0. 98eV以上且1. 02eV以下，由此含有氮的非晶硅与微晶硅不同。此外，除了非晶硅区Illb以外，微晶硅区Illa也可以具有NH基或NH2基。另外，如图4B所示那样，通过使非晶硅区Illb包括粒径为Inm以上且IOnm以下， 优选为Inm以上且5nm以下的硅晶粒111c，可以进一步提高导通电流和场效应迁移率。作为其头端从第二微晶硅膜109向非晶硅区Illb变窄的凸状(锥形状)的微晶硅膜，通过沉积微晶硅的条件来形成第二微晶硅膜，然后在抑制结晶成长的条件下进行结晶成长，且沉积非晶硅，而实现这种结构。因为硅膜111中的微晶硅区Illa为锥形状或倒锥形状，所以可以降低在导通状态下对源电极和漏电极之间施加电压时的纵方向(膜厚度方向)上的电阻，即硅膜111的电阻。此外，因为在微晶硅区Illa和杂质硅膜113之间具有缺陷少，价电子带端的能级尾 (tail)的斜率陡峭，且秩序性高的含氮的非晶硅，所以隧道电流不容易流过。由此，本实施方式所示的薄膜晶体管可以提高导通电流及场效应迁移率，并可以减少截止电流。使用添加有磷的非晶硅、添加有磷的微晶硅等形成杂质硅膜113。此外，作为杂质硅膜113，也可以采用添加有磷的非晶硅和添加有磷的微晶硅的叠层结构。另外，当作为薄膜晶体管形成P沟道型薄膜晶体管时，使用添加有硼的微晶硅、添加有硼的非晶硅等形成杂质硅膜113。在等离子体CVD装置的处理室中，作为原料气体混合含有硅的沉积气体、氢和磷化氢(使用氢或硅烷进行稀释)，并利用辉光放电等离子体来形成杂质硅膜113。通过使用氢稀释含有硅的沉积气体，形成添加有磷的非晶硅或添加有磷的微晶硅。另外，在制造ρ 型薄膜晶体管时，使用乙硼烷代替磷化氢并利用辉光放电等离子体来形成杂质硅膜113，即可。利用抗蚀剂形成的掩模115可以通过光刻工序形成。接着，如图3D所示那样，使用利用抗蚀剂形成的掩模115对第一微晶硅膜107、第二微晶硅膜109、硅膜111及杂质硅膜113进行蚀刻。通过该工序，根据每个元件分离第一微晶硅膜107、第二微晶硅膜109、硅膜111及杂质硅膜113，来形成硅叠层体117及杂质硅膜121。另外，硅叠层体117为第一微晶硅膜107、第二微晶硅膜109及硅膜111中的每一个的一部分，且具有包括第一微晶硅膜107的一部分、第二微晶硅膜109的一部分及硅膜111 的微晶半导体区的一部分的微晶硅区117a和包括硅膜111的非晶硅区的一部分的非晶硅区117b。然后，去除利用抗蚀剂形成的掩模115。接着，如图5A所示那样，在杂质硅膜121上形成导电膜127。通过CVD法、溅射法或真空蒸镀法形成导电膜127。接着，如图5B所示那样，通过光刻工序形成利用抗蚀剂形成的掩模(未图示)，并且使用该利用抗蚀剂形成的掩模对导电膜127进行蚀刻，来形成用作源电极和漏电极的布线129a和129b。作为导电膜127的蚀刻，可以采用干蚀刻或湿蚀刻。另外，布线129a、U9b 中的一方不但用作源电极或漏电极，而且还用作信号线。但是，不局限于此而也可以分别设置信号线和源电极及漏电极。接着，对杂质硅膜121和硅叠层体117的一部分进行蚀刻来形成用作源区和漏区的一对杂质硅膜131a、131b。此外，还形成包括微晶硅区133a和一对非晶硅区133b的硅叠层体133。此时，通过以使微晶硅区133a露出的方式对硅叠层体117进行蚀刻，形成硅叠层体133，其中在被布线U9a、129b覆盖的区域中层叠微晶硅区133a及非晶硅区133b，而在未被布线U9a、129b覆盖且与栅电极重叠的区域中微晶硅区133a露出。接着，也可以对硅叠层体133进行干蚀刻。作为干蚀刻的条件，使用如下条件，即露出的微晶硅区133a及非晶硅区13 不受损伤，且对微晶硅区133a及非晶硅区13 的蚀刻速率低的条件。就是说，使用对微晶硅区133a和非晶硅区13 的露出表面几乎没有损伤，且露出的微晶硅区133a和所露出的非晶硅区13 的厚度几乎不减小的条件。作为蚀刻气体，典型地使用Cl2、CF4或N2等。接着，也可以对微晶硅区133a及非晶硅区133b的表面进行等离子体处理。通过等离子体处理，可以去除存在于露出的微晶硅区133a及非晶硅区13 上的残渣等杂质，并可以减少微晶硅区133a的缺陷。另外，通过进行等离子体处理，可以使源区和漏区之间处于确实的绝缘状态，从而可以降低完成的薄膜晶体管的截止电流，并降低电特性的不均勻性。通过所述工序可以制造单栅型薄膜晶体管。此外，可以以高生产率制造截止电流低且导通电流及场效应迁移率高的单栅型薄膜晶体管。另外，在本实施方式中，作为根据本发明的一个方式的半导体装置说明其栅极电极位于沟道区的下方的薄膜晶体管，但是作为根据本发明的其他方式的半导体装置，本发明可以适用于后述的背栅极电极位于沟道区的上方的双栅型的薄膜晶体管。接着，在硅叠层体133及布线U9a、129b上形成绝缘膜137。绝缘膜137可以与栅极绝缘膜105相同地形成。接着，使用通过光刻工序形成的利用抗蚀剂形成的掩模在绝缘膜137中形成开口部(未图示)。接着，在绝缘膜137上形成背栅电极139(参照图5C)。通过所述工序，可以制造双栅型薄膜晶体管。背栅电极139可以与布线U9a、129b相同地形成。此外，背栅电极139可以使用具有透光性的导电材料形成。可以与栅电极103平行地形成背栅电极139。在此情况下，可以分别任意地控制施加到背栅电极139的电位及施加到栅电极103的电位。因此，可以控制薄膜晶体管的阈值电压。此外，因为载流子流过的区域，即沟道区形成在微晶硅区的栅极绝缘膜105 —侧及绝缘膜137 —侧，所以可以提高薄膜晶体管的导通电流。此外，可以使背栅电极139连接到栅电极103。也就是说，可以采用在形成于栅极绝缘膜105及绝缘膜137的开口部(未图示)中，栅电极103与背栅电极139连接的结构。 在此情况下，施加到背栅电极139的电位和施加到栅电极103的电位相等。其结果是，因为在硅膜中，载流子流过的区域，即沟道区形成在微晶硅区的栅极绝缘膜105 —侧及绝缘膜 137 一侧，所以可以提高薄膜晶体管的导通电流。此外，背栅电极139也可以不与栅电极103连接而处于浮动状态。由于即使不对背栅电极139施加电位，沟道区也被形成在微晶硅区的栅极绝缘膜105 —侧及绝缘膜137 一侧，因此可以提高薄膜晶体管的导通电流。再者，背栅电极139也可以隔着绝缘膜137与布线U9a、129b重叠。通过所述工序，可以制造导通电流及场效应迁移率高，截止电流低，电特性的不均勻性少的单栅型薄膜晶体管及双栅型薄膜晶体管。另外，使栅极绝缘膜露出在氧等离子体中之后，通过如实施方式1所示的微晶硅膜形成在沟道区，所述可以制造具有所述效果的常关闭型薄膜晶体管。实施方式4在本实施方式中，参照图6说明形成在本发明的一个方式的半导体装置中的薄膜晶体管的制造方法。图6是对应于图5B所示的工序的工序。与实施方式3相同地，经过图3A至图3D及图5A的工序形成导电膜127。接着，如图6所示那样，与实施方式3同样地形成布线129a、U9b，并对杂质硅膜121及硅叠层体117的一部分进行蚀刻，来形成用作源区及漏区的一对杂质硅膜131a、 131b。此外，形成包括微晶硅区143a及非晶硅区143b的硅叠层体143。此时，通过以使非晶硅区14 露出的方式对硅叠层体117进行蚀刻来形成硅叠层体143，其中在被布线129a、 129b覆盖的区域中层叠微晶硅区143a和非晶硅区143b，而在未被布线U9a、129b覆盖且与栅电极重叠的区域中，微晶硅区143a不露出且非晶硅区14 露出。注意，在此的硅叠层体117的蚀刻量比图5B少。后面的工序与实施方式3相同。通过所述工序，可以制造单栅型薄膜晶体管。由于在该薄膜晶体管中，背沟道一侧是非晶体，因此与图5B所示的薄膜晶体管相比，可以减少截止电流。
14
此外，在本实施方式中，可以在图6所示的工序之后与图5C所示的工序同样地隔着绝缘膜137形成背栅电极139，也可以不形成背栅电极139。实施例1参照图IA和图IB以及图7说明本实施例的微晶硅膜的制造方法。图7是说明当形成图1所示的第一微晶硅膜57时的在第一条件下的原料气体供给方法的示意图。图7所示的原料气体的供给方法是所谓的SiH4循环流动成膜法。作为微晶硅膜的成膜法，有施加RF功率的期间中继续使SiH4、H2、Ar气体流过的方法，但是在本实施例中的SiH4循环流动成膜法中，以一定周期使只SiH4气体的流量有规则地变化。首先，如图IA所示那样，利用等离子体CVD法在玻璃衬底上形成由厚度300nm的 SiNx膜构成的绝缘膜55。接着，对绝缘膜55使用一氧化二氮(N2O)进行180秒的等离子体处理。接下来，利用等离子体CVD法，在绝缘膜55上形成具有包括硅雏晶及非晶硅的混合相微粒57a的第一微晶硅膜57。在此，样品1使用SiH4循环流动成膜法，而用作比较例的样品2使用继续使SiH4、H2、Ar气体流过的成膜法。以下示出样品1的第一微晶硅膜的详细成膜法(1st step)。在样品1中，在使用 SiH4循环流动成膜法的第一条件下形成厚度为5nm的微晶硅膜。作为样品1的微晶硅膜的沉积的第一条件利用等离子体CVD法，该等离子体CVD 法的条件如下如图7所示那样将SiH4的流量每5秒间周期性地交替变化为high(5sCCm) 和low(0. lsccm)，将H2的流量设定为750sccm，将Ar的流量设定为750sccm来导入原料气体，将处理室内的压力设定为532Pa，将RF电源频率设定为13. 56MHz，将RF电源的功率设定为150W来进行等离子体放电。另外，在此，使用平行平板型等离子体处理装置进行微晶硅膜的沉积，将上部电极温度设定为250°C，将下部电极温度设定为290°C，将上部电极和下部电极之间的间隙设定为15mm，将成膜时间设定为50秒。通过所述方法，在绝缘膜55上形成具有混合相微粒57a的第一微晶硅膜57 (图1A)。样品2的第一微晶硅膜的详细成膜法如下在样品2中，在使用继续流过SiH4、H2、 Ar气体的成膜法的第一条件下，形成厚度为5nm的微晶硅膜。作为样品2的沉积微晶硅膜的第一条件利用等离子体CVD法，该等离子体CVD法的条件如下将SiH4的流量设定为如ccm，将H2的流量设定为750sCCm，将Ar的流量设定为 750sccm，来导入原料气体，将处理室内的压力设定为532Pa，RF电源频率设定为13. 56MHz, RF电源的功率设定为150W来进行等离子体放电。另外，在此，使用平行平板型的等离子体处理装置进行微晶硅膜的沉积，将上部电极温度设定为250°C，将下部电极温度设定为 290°C，将上部电极和下部电极的间隙设定为15mm，将成膜时间设定为27秒。通过所述工序，在绝缘膜阳上形成具有混合相微粒57a的第一微晶硅膜57 (图1A)。接着，使用扫描型电子显微镜拍摄样品1和样品2的各个第一微晶硅膜，在图8A 和图8B中示出其SEM照片。图8A是样品1的SEM照片，图8B是样品2的SEM照片。通过比较图8A的样品1的SEM照片和图8B的样品2的SEM照片，可知与在使用继续使SiH4、H2、Ar的气体流过的成膜法(通常成膜)的样品2中的混合相微粒相比，在使用SiH4循环流动成膜法的样品1中的混合相微粒57a的粒径较整齐。这是因为如下缘故。 在以高流量供给SiH4的期间中，在绝缘膜55上产生新的混合相微粒57a，并已经在绝缘膜
1555上沉积的混合相微粒57a进一步增大。在供给低流量的SiH4的期间中，刚产生的小混合相微粒57a被蚀刻而去除，已经在绝缘膜55上沉积的稍大的混合相微粒57a留下。可以认为通过这些工序的反复，粒径小的混合相微粒减少，因此粒径整齐，可以获得具有很多个粒径均勻性高的混合相微粒57a的第一微晶硅膜57。图8C和图8D是测定在图8A所示的样品1的SEM照片及图8B所示的样品2的SEM 照片的各个之中显示的任意100个晶粒的粒径，将该粒径以度数分布的条形图的方式概括的。根据图8C和图8D的度数分布的条形图，可知在图8C所示的样品1(循环流动成膜)中，与图8D所示的样品2(通常成膜)相比，混合相微粒的粒径的不均勻性减少。然后，如图IB所示那样，在微晶硅膜57上利用等离子体CVD法形成具有包括硅雏晶及非晶硅的混合相微粒的第二微晶硅膜59。在此，作为样品1和样品2的成膜法使用同样的成膜法。以下示出第二微晶硅膜的详细成膜法Qnd step)。在样品1、2中，在使用继续流过SiH4、H2、Ar的气体的成膜法的第二条件下，形成厚度为25nm的微晶硅膜。作为第二条件利用等离子体CVD法，其中，将SiH4的流量设定为kccm，将H2的流量设定为1500sCCm，将Ar的流量设定为1500sCCm来导入原料气体，将处理室内的压力设定为IOkPaJf RF电源频率设定为13. 56MHz，将RF电源的功率设定为350W来进行等离子体放电。另外，在此，使用平行平板型的等离子体处理装置进行微晶硅膜的沉积，并且将上部电极温度设定为250°C，将下部电极温度设定为290°C，将上部电极与下部电极之间的间隔设定为15mm。通过所述方法，在第一微晶硅膜57上形成第二微晶硅膜59 (图1B)。接着，使用扫描型电子显微镜拍摄样品1和样品2的各个第二微晶硅膜，在图9A 和图9B中示出其SEM照片。图9A是样品1的SEM照片，图9B是样品2的SEM照片。通过比较图9A所示的样品1的SEM照片和图9B所示的样品2的SEM照片，可知在样品1中可获得比样品2粒径大且粒径整齐的第二微晶硅膜。为了提高形成第二微晶硅膜59之后的膜密度，优选将第一微晶硅膜57的混合相微粒57a的密度控制为适当的值。如果第一微晶硅膜的混合相微粒57a过多，则混合相微粒57a的粒径变小，反而如果混合相微粒57a过少，则即使混合相微粒57a的粒径变大，也成为难以使用第二微晶硅膜填充混合相微粒57a的空隙。因此，当形成微晶硅膜57时的 SiH4的high流量，虽然在某种程度上受第二微晶硅膜的成膜条件的影响，但是优选为4. 5 至5. 5sccm左右。根据本实施例，由于使用SiH4循环流动成膜法形成第一微晶硅膜57，混合相微粒 57a的粒径的不均勻性减少，因此可以使形成第二微晶硅膜59之后的粒径增大且为均勻。
权利要求
1.一种微晶硅膜的制造方法，包括如下步骤在第一条件下，利用第一等离子体CVD法，通过交替供给包括第一沉积气体和第一氢的第一供给气体以及包括第二沉积气体和第二氢的第二供给气体，来在绝缘膜上形成第一微晶硅膜；以及在第二条件下，利用第二等离子体CVD法，通过供给包括第三沉积气体和第三氢的第三供给气体，来在所述第一微晶硅膜上形成第二微晶硅膜，其中所述第一微晶硅膜包括具有硅雏晶和非晶硅的混合相微粒， 第一条件是将第一处理室设定为67 以上且1333 以下的条件，第二条件是将第二处理室设定为13331 以上且13332Pa以下的条件，所述第一氢的流量为所述第一沉积气体的流量的50倍以上且1000倍以下， 所述第二沉积气体的流量小于所述第一沉积气体的流量，以使对所述绝缘膜上沉积的硅的蚀刻比在所述绝缘膜上的硅的沉积优先进行，并且所述第三氢的流量为所述第三沉积气体的流量的100倍以上且2000倍以下。
2.根据权利要求1所述的微晶硅膜的制造方法，还包括如下步骤在第三条件下，利用第三等离子体CVD法，通过供给包括第四沉积气体和第四氢的第四供给气体，来在所述第二微晶硅膜上形成第三微晶硅膜，其中所述第三条件是将第三处理室设定为1333 以上且13332Pa以下， 并且对所述第四沉积气体的所述第四氢的流量比高于对所述第三沉积气体的所述第三氢的流量比。
3.根据权利要求1所述的微晶硅膜的制造方法，其中稀有气体包含在所述第一至第三供给气体中的至少一个。
4.根据权利要求2所述的微晶硅膜的制造方法，其中稀有气体包含在所述第一至第四供给气体中的至少一个。
5.根据权利要求1所述的微晶硅膜的制造方法，其中将利用所述第一条件时的混合相微粒的结晶性设定为高于利用所述第二条件时的结晶性。
6.根据权利要求1所述的微晶硅膜的制造方法，其中在所述第一条件下的混合相微粒的结晶成长率高于在所述第二条件下的混合相微粒的结晶成长率。
7.根据权利要求1所述的微晶硅膜的制造方法， 其中所述第二沉积气体的流量为Osccm以上。
8.根据权利要求1所述的微晶硅膜的制造方法，其中所述第二微晶硅膜填充所述第一微晶硅膜的所述混合相微粒之间的空隙。
9.一种半导体装置的制造方法，包括如下步骤 在衬底上形成栅电极；在所述栅电极上形成栅极绝缘膜；在第一条件下，利用第一等离子体CVD法，通过交替供给包括第一沉积气体和第一氢的第一供给气体以及包括第二沉积气体和第二氢的第二供给气体，来在栅极绝缘膜上形成第一微晶硅膜；在第二条件下，利用第二等离子体CVD法，通过供给包括第三沉积气体和第三氢的第三供给气体，来在所述第一微晶硅膜上形成第二微晶硅膜；以及在所述第二微晶硅膜上形成源区及漏区， 其中所述第一微晶硅膜包括具有硅雏晶和非晶硅的混合相微粒， 第一条件是将第一处理室设定为67 以上且1333 以下的条件，第二条是将第二处理室设定为13331 以上且13332Pa以下的条件，所述第一氢的流量为所述第一沉积气体的流量的50倍以上且1000倍以下， 所述第二沉积气体的流量小于所述第一沉积气体的流量，以使对所述栅极绝缘膜上沉积的硅的蚀刻比在所述栅极绝缘膜上的硅的沉积优先进行，并且所述第三氢流量为所述第三沉积气体的流量的100倍以上且2000倍以下。
10.根据权利要求9所述的半导体装置的制造方法，还包括如下步骤在形成所述源区及漏区之前，在第三条件下，利用第三等离子体CVD法，通过供给包括第四沉积气体和第四氢的第四供给气体，来在所述第二微晶硅膜上形成第三微晶硅膜， 其中所述第三条件是将第三处理室设定为1333 以上且13332Pa以下， 并且对所述第四沉积气体的所述第四氢的流量比高于对所述第三沉积气体的所述第三氢的流量比。
11.根据权利要求9所述的半导体装置的制造方法， 其中稀有气体包含在所述第一至第三供给气体中的至少一个。
12.根据权利要求10所述的半导体装置的制造方法， 其中稀有气体包含在所述第一至第四供给气体中的至少一个。
13.根据权利要求9所述的半导体装置的制造方法，其中将利用所述第一条件时的混合相微粒的结晶性设定为高于利用所述第二条件时的结晶性。
14.根据权利要求9所述的半导体装置的制造方法，其中在所述第一条件下的混合相微粒的结晶成长率高于在所述第二条件下的混合相微粒的结晶成长率。
15.根据权利要求9所述的半导体装置的制造方法， 其中所述第二沉积气体的流量为Osccm以上。
16.根据权利要求9所述的半导体装置的制造方法，其中所述第二微晶硅膜填充所述第一微晶硅膜的所述混合相微粒之间的空隙。
17.根据权利要求9所述的半导体装置的制造方法，还包括如下步骤 在形成所述源区及漏区之前，在所述第二微晶硅膜上形成杂质硅膜。
18.根据权利要求10所述的半导体装置的制造方法，还包括如下步骤 在形成所述源区及漏区之前，在所述第三微晶硅膜上形成杂质硅膜。
全文摘要
本发明的目的是提供保持高膜密度的同时提高结晶性的微晶硅膜的制造方法。本发明的微晶硅膜的制造方法包括如下步骤在第一条件下在绝缘膜上形成具有混合相微粒的微晶硅膜，在其上，在第二条件下形成第二微晶硅膜。第一条件和第二条件是如下条件将包含硅的沉积气体和包含氢的气体用作第一原料气体和第二原料气体。作为第一条件的第一原料气体的供给，交替进行第一气体的供给以及第二气体的供给。
文档编号H01L21/205GK102456552SQ20111030849
公开日2012年5月16日 申请日期2011年10月12日 优先权日2010年10月20日
发明者宫入秀和, 小松立, 山元良高, 神保安弘 申请人:夏普株式会社, 株式会社半导体能源研究所