专利名称：Cmos形成方法
技术领域：
本发明涉及半导体制造领域，特别涉及一种CMOS形成方法。
背景技术：
互补式金属氧化物半导体(CMOS)晶体管是现代逻辑电路中的基本单元，其中包含PMOS与NM0S，而每一个PMOS (NMOS)晶体管都位于掺杂阱上，且都由栅极(Gate)两侧衬底中P型(η型)极/漏极区以及源极区与漏极区间的通道(Channel)构成。随着CMOS技术的不断进步，金属栅电极技术应用于CMOS制造以克服掺杂多晶硅产生的负面影响，所述负面影响包括:栅电极的损耗、高阻抗、以及栅电极与高k值栅电介质的不相容性。由于每种金属应于在MOS器件中都会有独特的功函数，所述功函数是影响器件阈值电压的关键材料参数。所述功函数是指将固相原子中电子从费米能级移动到价带所需的能级。理想地，在NMOS区域中金属栅的费米能级值在娃的导带附近,而在PMOS区域中的金属栅的费米能级值在硅的价带附近。因此，现有技术通常使用含有不同金属的双金属栅极。但是，双金属栅极需要对NMOS和PMOS采用不同的金属，工艺复杂，为此，在公开号为CN 10149654A的中国专利文件中，披露一种全硅化栅电极形成方法，该方法采用不同的硅化物相态以控制PMOS和NMOS晶体管的有效功函数，从而得到对NMOS和PMOS均适合的阈值电压。但上述的全硅化栅电极形成方法工艺复杂且形成的产品良率低、产品性能低下。
发明内容
本发明解决的问题是提供一种形成产品良率高且产品性能好的CMOS形成方法。为解决上述问题，本发明提供一种CMOS形成方法，包括:提供半导体衬底，所述半导体衬底包括第一区域和与第一区域相对的第二区域；在所述第一区域和第二区域的所述半导体衬底表面形成栅介质层；在所述第一区域的栅介质层表面形成第一多晶硅层，在所述第二区域的栅介质层表面形成第二多晶硅层；在所述半导体衬底表面形成与所述第一多晶硅层和所述第二多晶硅层表面齐平的介质层；在所述第二多晶硅层内形成中间金属硅化物层；在所述介质层表面形成覆盖金属层，且所述覆盖金属层覆盖所述第一多晶硅层和所述第二多晶硅层；采用退火工艺在第一多晶硅层内形成第一金属硅化物层，在第二多晶硅层内形成第二金属硅化物层，且第一金属硅化物层的金属摩尔百分比小于第二金属硅化物层的金属摩尔百分比。可选的，所述覆盖金属层材料为镍、钴、钛、或钼。可选的，所述覆盖金属层厚度为400埃至800埃。可选的，所述第一金属娃化物层材料为NiSi。可选的，所述第二金属硅化物层材料为Ni2Si或Ni3Si。可选的，所述第一多晶硅层的厚度为800埃至1200埃，所述第二多晶硅层的厚度为800埃至1200埃。可选的，在所述第二多晶硅层内形成中间金属硅化物层的工艺步骤包括:在第一区域的介质层表面形成保护层，且所述保护层覆盖所述第一多晶硅层；在所述第二区域的介质层表面形成第一金属层，采用退火工艺在所述第二多晶硅层内形成中间金属硅化物层。可选的，所述第一金属层的材料为镍、钴、钛、或钼。可选的，所述第一金属层的厚度为400埃至800埃。可选的，所述保护层的材料为氮化硅或氮氧化硅。可选的，形成中间金属硅化物层的退火工艺为快速热退火工艺。可选的，形成中间金属硅化物层的退火工艺参数为:采用快速热退火炉，退火温度为 200 0C M 350 0C O可选的，所述中间金属硅化物层的金属的摩尔百分比至少大于或等于50%。可选的，在第一多晶硅层内形成第一金属硅化物层，在第二多晶硅层内形成第二金属硅化物层的退火工艺为快速热退火工艺。可选的，在第一多晶硅层内形成第一金属硅化物层，在第二多晶硅层内形成第二金属硅化物层的退火工艺参数为:采用快速热退火炉，退火温度为200°C至350°C。可选的，还包括:去除未反应的覆盖金属层；对第一金属娃化物层和第二金属娃化物层退火。可选的，对第一金属硅化物层和第二金属硅化物层退火工艺参数为:采用快速热退火炉，退火温度为300°C至600°C。与现有技术相比，本发明具有以下优点:本发明的实施例先在所述第二多晶硅层内形成中间金属硅化物层，之后，形成覆盖所述第一多晶硅层和所述第二多晶硅层的覆盖金属层，采用一次退火，分别第一多晶硅层内形成第一金属娃化物层和在第二金属多晶娃层内形成第二金属娃化物层，且第一金属硅化物层的金属摩尔百分比小于第二金属硅化物层的金属摩尔百分比。本实施例不需要多步沉积和刻蚀，节约了工艺步骤，并且保护了产品不受过多的损伤，形成的产品性能优良。进一步的，本实施例中，采用先形成中间金属硅化物层，并采用保护层保护第一多晶娃层，然后在一步退火中，同时形成第一金属娃化物层和第二金属娃化物层，且第一金属硅化物层的金属摩尔百分比小于第二金属硅化物层的金属摩尔百分比。本实施例具有第一金属硅化物层和第二金属硅化物层元素配比可调空间大，能够形成较优的匹配NMOS和PMOS功函数的材料。
图1是本发明一实施例的CMOS形成方法的过程示意图；图2是本发明另一实施例的CMOS形成方法的过程示意图；图3至图11是本发明一实施例的CMOS形成方法的剖面过程示意图。
具体实施例方式现有技术中，采用不同的硅化物相态以控制PMOS和NMOS晶体管的有效功函数，来取代NMOS和PMOS的金属栅极采用不同的金属；但是，本发明的发明人对现有技术形成不同的硅化物相态的工艺进行研究，发现:现有技术通常先在某一区域(NM0S或PM0S)形成第一相态硅化物，然后在另一区域(PM0S或NM0S)形成第二相态硅化物，由于在形成不同的硅化物相态需要进行多次的沉积刻蚀工艺，比如在形成第一相态硅化物时需要对多余的第一相态硅化物进行刻蚀去除，在形成第二相态硅化物需要对多余的第二相态硅化物进行刻蚀去除，在上述的多次刻蚀去除工艺中较易对产品形成刻蚀损伤。为此，本发明的发明人提出一种CMOS形成方法，请参考图1，包括如下步骤:步骤S101，提供半导体衬底，所述半导体衬底包括第一区域和与第一区域相对的第二区域；步骤S102，在所述第一区域和第二区域的所述半导体衬底表面形成栅介质层；在所述第一区域的栅介质层表面形成第一多晶硅层，在所述第二区域的栅介质层表面形成第
二多晶硅层；步骤S103，在所述半导体衬底表面形成与所述第一多晶硅层和所述第二多晶硅层表面齐平的介质层；步骤S104，在所述第二多晶硅层内形成中间金属硅化物层；步骤S105，在所述介质层表面形成覆盖金属层，且所述覆盖金属层覆盖所述第一多晶硅层和所述第二多晶硅层；步骤S106，采用退火工艺在第一多晶硅层内形成第一金属硅化物层，在第二多晶硅层内形成第二金属硅化物层，且第一金属硅化物层的金属摩尔百分比小于第二金属硅化物层的金属摩尔百分比；步骤S107,去除未反应的覆盖金属层；对第一金属娃化物层和第二金属娃化物层退火。具体地，所述第一区域为NMOS或PMOS区域，所述第二区域为PMOS或NMOS区域，所述第一区域与第二区域相邻或间隔。所述中间金属硅化物层的金属摩尔百分比对应于后续形成的第一金属硅化物层和第二金属硅化物层的金属摩尔百分比，其中，金属硅化物层的金属摩尔百分比为金属硅化物层中的金属与硅的摩尔百分比。所述覆盖金属层材料为镍、钴、钛、或钼。优选地，所述第一金属娃化物层材料为NiSi,所述第二金属娃化物层材料为Ni2Si或 Ni3Si。本发明的实施例先在所述第二多晶硅层内形成中间金属硅化物层，之后，形成覆盖所述第一多晶硅层和所述第二多晶硅层的覆盖金属层，采用一次退火，分别第一多晶硅层内形成第一金属娃化物层和在第二金属多晶娃层内形成第二金属娃化物层，且第一金属硅化物层的金属摩尔百分比小于第二金属硅化物层的金属摩尔百分比。本实施例不需要多步沉积和刻蚀，节约了工艺步骤，并且保护了产品不受过多的损伤，形成的产品性能优良。下面结合一具体实施例对本发明的CMOS形成方法做具体说明。图2为一具体实施例的CMOS形成方法的流程示意图，包括如下步骤:步骤S201，提供半导体衬底，所述半导体衬底包括第一区域和与第一区域相对的第二区域；
步骤S202，在所述第一区域和第二区域的所述半导体衬底表面形成栅介质层；在所述第一区域的栅介质层表面形成第一多晶硅层，在所述第二区域的栅介质层表面形成第
二多晶硅层；步骤S203，在所述半导体衬底表面形成与所述第一多晶硅层和所述第二多晶硅层表面齐平的介质层；步骤S204，在第一区域的介质层表面形成保护层，且所述保护层覆盖所述第一多晶娃层;步骤S205，在所述第二区域的介质层表面形成第一金属层，采用退火工艺在所述第二多晶硅层内形成中间金属硅化物层；步骤S206，去除未反应的第一金属层和保护层；步骤S207，在所述介质层表面形成第二金属层，且所述第二金属层覆盖所述第一多晶硅层和所述第二多晶硅层；步骤S208，采用退火工艺在第一多晶硅层内形成第一金属硅化物层，在第二多晶硅层内形成第二金属硅化物层，且第一金属硅化物层的金属摩尔百分比小于第二金属硅化物层的金属摩尔百分比；步骤S209,去除未反应的第二金属层，并对第一金属娃化物层和第二金属娃化物层退火。下面以第一区域为NMOS区域，第二区域为PMOS区域对本发明的实施例做详细描述。请参考图3，提供半导体衬底100，所述半导体衬底100包括第一区域I和与第一区域I相对的第二区域II。所述半导体衬底100用于为后续工艺提供平台，所述半导体衬底100可以选自N型硅衬底、P型硅衬底、绝缘层上的硅(SOI)等衬底。所述半导体衬底100为300mm硅片或者450_娃片；所述半导体衬底100包括第一区域I和与第一区域I相对的第二区域II，在本实施例中，所述第一区域I为NMOS区域，第二区域为PMOS区域；所述第一区域I和第二区域II之间采用隔离结构隔离，所述隔离结构为LOCOS或为浅沟槽隔离结构(STI)，在本实施例中，所述隔离结构为浅沟槽隔离结构。相应地，所述半导体衬底100的第一区域I具有P型掺杂阱(未图示)，所述半导体衬底100的第二区域II具有N型掺杂阱(未图示)。请参考图4，在所述第一区域I和第二区域II的所述半导体衬底100表面形成栅介质层Iio ;在所述第一区域I的栅介质层110表面形成第一多晶硅层121，在所述第二区域II的栅介质层表面形成第二多晶硅层122 ；所述第一多晶硅层121的厚度为800埃至1200埃，所述第二多晶硅层122的厚度为800埃至1200埃。具体地，采用沉积工艺或者热氧化工艺在所述半导体衬底100的第一区域I和第二区域II表面形成氧化硅层(未图示)；采用沉积工艺在所述氧化硅层表面形成多晶硅层(未图示)；采用沉积工艺在所述多晶硅层表面形成硬掩膜层(未图示)；
在所述硬掩膜层表面形成光刻胶图形，所述光刻图形与第一多晶硅层121和第二多晶硅层122对应，以所述光刻胶层为掩膜，依次刻蚀所述硬掩膜层、多晶硅层和氧化硅层，形成位于第一区域I半导体衬底100表面的栅介质层110和位于栅介质层110表面的第一多晶硅层121，以及位于第二区域II半导体衬底100表面的栅介质层110和位于栅介质层Iio表面的第二多晶娃层122,且所述第一多晶娃层121和第二多晶娃层122表面具有未刻蚀的硬掩膜层保护。请依旧参考图4，在形成栅介质层110、第一多晶硅层121和第二多晶硅层122后，还可以在第一多晶硅层121两侧的半导体衬底100表面、第二多晶硅层122两侧的半导体衬底100表面形成侧墙。还可以在第一多晶硅层121两侧的半导体衬底内形成源极区和漏极区，以及在所述第二多晶硅层122两侧半导体衬底内形成源极区和漏极区，并在源极区和漏极区内形成金属娃化物层。具体地，侧墙、源极区、漏极区和金属硅化物层的形成工艺和步骤可以参考现有技术，在这里不再赘述。请参考图5，在所述半导体衬底100表面形成与所述第一多晶硅层121和所述第二多晶娃层122表面齐平的介质层140。具体地，去除所述第一多晶硅层121和第二多晶硅层122表面具有未刻蚀的硬掩膜层，所述硬掩膜层的去除方法为湿法或者平坦化工艺，所述硬掩膜可以在沉积介质层140之前去除，也可以在沉积介质薄膜后，平坦化所述介质薄膜形成介质层140的平坦化工艺
中一并去除。所述介质层140的形成步骤包括:采用沉积工艺形成介质薄膜(未图示)，所述介质薄膜的材料为氧化硅或低k介质材料，所述介质薄膜覆盖所述第一多晶硅层121和第二多晶硅层122 ；对所述覆盖所述第一多晶硅层121和第二多晶硅层122的介质薄膜进行平坦化直至暴露出所述第一多晶硅层121和第二多晶硅层122，所述平坦化工艺为化学机械抛光工艺，若之前步骤中未去除未刻蚀的硬掩膜层，可在所述平坦化工艺一并去除，平坦化工艺执行完毕后，平坦化后的介质薄膜形成所述介质层140。请参考图6，在第一区域I的介质层140表面形成保护层151，且所述保护层151覆盖所述第一多晶娃层121。所述保护层151材料为氮化硅、氮氧化硅等介质材料，所述保护层151用于保护第一区域的所述第一多晶硅层121，避免后续步骤中在第二区域II的第二多晶硅层122内形成中间金属娃化物层时污染第一多晶娃层121。所述保护层151的形成步骤包括:米用化学气相沉积工艺在介质层140表面形成覆盖第一多晶娃层121和第二多晶硅层122的介质材料层；采用光刻技术去除位于第二区域的介质材料层，暴露出第二多晶硅层122表面，形成覆盖所述第一多晶硅层121的保护层151。请参考图7，在所述第二区域II的介质层140表面形成第一金属层160，采用退火工艺在所述第二多晶硅层122内形成中间金属硅化物层123。
具体的，所述第一金属层160的材料为镍、钴、钛、或钼，所述第一金属层厚度为400埃至800埃。所述第一金属层160用于在退火工艺中与第二多晶硅层122形成中间金属硅化物层 123。所述中间金属硅化物层123的金属的摩尔百分比至少大于或等于50%。所述退火工艺为快速热退火工艺(Rapid Thermal Annealing, RTA),具体地,所述退火工艺具体参数为:采用快速热退火炉，退火温度为200°C至350°C。在一实施例中，所述金属层材料为镍，所述中间金属娃化物层123材料为NiSi,其中Ni的金属的摩尔百分比为50%，在其他实施例中，还可以通过选择第一金属层160的厚度、第二多晶硅层122的厚度以及退火的工艺条件形成金属的摩尔百分比大于50%的中间金属硅化物层123，本实施例中由于在本步骤中形成贫镍的金属硅化物层123(贫镍指的是Ni的金属的摩尔百分比为50% )，在后续第二次形成金属硅化物的步骤中，贫镍的金属硅化物层123与镍金属进一步反应，形成富镍的金属硅化物，从而使得第二区域的PMOS的栅电极功函数符合PMOS的要求。请参考图8,去除未反应的第一金属层160和保护层151。所述去除工艺为干法或湿法工艺，本领域的技术人员可以根据具体的第一金属层160和保护层151材料选择合适的干法刻蚀工艺或湿法刻蚀工艺，去除未反应的第一金属层160和保护层151，在这里不再赘述。请参考图9，在所述介质层140表面形成第二金属层170，且所述第二金属层170覆盖所述第一多晶硅层121和所述第二多晶硅层122。所述第二金属层170材料为镍、钴、钛、或钼，所述第二金属层170厚度为400埃至800 埃。所述第二金属层170材料与第一金属层160材料相同，比如,在一实施例中，所述第一金属层160材料为镍,第二金属层170材料也为镍,所述第二金属层170材料与第一金属层160材料相同具有能够同时在所述第一多晶硅层121和所述第二多晶硅层122内形成匹配的金属硅化物的优点。所述第二金属层170的形成工艺为物理气相沉积。请参考图10，采用退火工艺在第一多晶硅层121内形成第一金属硅化物层171，在第二多晶硅层122 (在本实施例中，即中间金属硅化物层123)内形成第二金属硅化物层172，且第一金属硅化物层171的金属摩尔百分比小于第二金属硅化物层172的金属摩尔百分比。所述退火工艺为快速热退火工艺(Rapid Thermal Annealing, RTA),具体地,所述退火工艺具体参数为:采用快速热退火炉，退火温度为200°C至350°C。由于之前步骤已经在第二多晶硅层122内形成了中间金属硅化物层123，在本步骤中，中间金属硅化物层123与所述第二金属层170反应，形成富金属硅化物层，即第二金属娃化物层172,而第一多晶娃层121有保护层151保护,依然为多晶娃材料,与第二金属层170反应后形成第一金属硅化物层171，且第一金属硅化物层171的金属摩尔百分比小于第二金属硅化物层172的金属摩尔百分比。在另一实施例中，第一区域为NMOS区域，第二区域为PMOS区域，所述第二金属层材料为镍，第一金属硅化物层171材料为NiSi，第二金属硅化物层172材料为Ni2Si或Ni3Si,本实施例能够一步形成材料为NiSi的第一金属硅化物层171和材料为Ni2Si或Ni3Si的第二金属硅化物层172，且NiSi的功函数符合NMOS的要求，Ni2Si或Ni3Si的功函数符合PMOS的要求。进一步的，本实施先形成中间金属硅化物层，然后再形成材料为NiSi的第一金属娃化物层171和材料为Ni2Si或Ni3Si的第二金属娃化物层172,第一金属娃化物层171和第二金属硅化物层172元素配比可调空间大，能够形成较优的匹配NMOS和PMOS功函数的材料。请参考图11，去除未反应的第二金属层170,并对第一金属娃化物层171和第二金属娃化物层172退火。去除未反应的第二金属层170的工艺为湿法或干法刻蚀工艺。对第一金属娃化物层171和第二金属娃化物层172退火工艺为高温热退火,用于稳定第一金属娃化物层151和第二金属娃化物层152。所述退火工艺具体参数为:采用快速热退火炉，退火温度为300°C至600°C。本实施例中，采用先形成中间金属硅化物层123，并采用保护层151保护第一多晶娃层121,然后在一步退火中，同时形成第一金属娃化物层171和第二金属娃化物层172,且第一金属硅化物层171的金属摩尔百分比小于第二金属硅化物层172的金属摩尔百分比。本实施例具有第一金属娃化物层171和第二金属娃化物层172兀素配比可调空间大,能够形成较优的匹配NMOS和PMOS功函数的材料。进一步的，本实施例工艺步骤简单，不需要过多的刻蚀工艺，能够避免产品受到额外的刻蚀损伤。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种CMOS形成方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底包括第一区域和与第一区域相对的第二区域； 在所述第一区域和第二区域的所述半导体衬底表面形成栅介质层；在所述第一区域的栅介质层表面形成第一多晶硅层，在所述第二区域的栅介质层表面形成第二多晶硅层； 在所述半导体衬底表面形成与所述第一多晶硅层和所述第二多晶硅层表面齐平的介质层； 在所述第二多晶硅层内形成中间金属硅化物层； 在所述介质层表面形成覆盖金属层，且所述覆盖金属层覆盖所述第一多晶硅层和所述第二多晶硅层； 采用退火工艺在第一多晶硅层内形成第一金属硅化物层，在第二多晶硅层内形成第二金属硅化物层，且第一金属硅化物层的金属摩尔百分比小于第二金属硅化物层的金属摩尔百分比。
2.按权利要求1所述的CMOS形成方法，其特征在于，所述覆盖金属层材料为镍、钴、钛、或钼。
3.按权利要求1所述的CMOS形成方法，其特征在于，所述覆盖金属层厚度为400埃至800 埃。
4.按权利要求1所述的CMOS形成方法，其特征在于，所述第一金属硅化物层材料为NiSi0
5.按权利要求1所述的CMOS形成方法，其特征在于，所述第二金属硅化物层材料为Ni2Si 或 Ni3Si。
6.按权利要求1所述的CMOS形成方法，其特征在于，所述第一多晶硅层的厚度为800埃至1200埃，所述第二多晶硅层的厚度为800埃至1200埃。
7.按权利要求1所述的CMOS形成方法，其特征在于，在所述第二多晶硅层内形成中间金属硅化物层的工艺步骤包括: 在第一区域的介质层表面形成保护层，且所述保护层覆盖所述第一多晶硅层； 在所述第二区域的介质层表面形成第一金属层，采用退火工艺在所述第二多晶硅层内形成中间金属硅化物层。
8.按权利要求7所述的CMOS形成方法，其特征在于，所述第一金属层的材料为镍、钴、钛、或钼。
9.按权利要求7所述的CMOS形成方法，其特征在于，所述第一金属层的厚度为400埃至800埃。
10.按权利要求1所述的CMOS形成方法，其特征在于，所述保护层的材料为氮化硅或氮氧化硅。
11.按权利要求1所述的CMOS形成方法，其特征在于，形成中间金属硅化物层的退火工艺为快速热退火工艺。
12.按权利要求1所述的CMOS形成方法，其特征在于，形成中间金属硅化物层的退火工艺参数为:采用快速热退火炉，退火温度为200°C至350°C。
13.按权利要求1所述的CMOS形成方法，其特征在于，所述中间金属硅化物层的金属的摩尔百分比至少大于或等于50%。
14.按权利要求1所述的CMOS形成方法,其特征在于,在第一多晶娃层内形成第一金属硅化物层，在第二多晶硅层内形成第二金属硅化物层的退火工艺为快速热退火工艺。
15.按权利要求14所述的CMOS形成方法,其特征在于,在第一多晶娃层内形成第一金属硅化物层，在第二多晶硅层内形成第二金属硅化物层的退火工艺参数为:采用快速热退火炉，退火温度为200°C至350°C。
16.按权利要求1所述的CMOS形成方法，其特征在于，还包括:去除未反应的覆盖金属层；对第一金属娃化物层和第二金属娃化物层退火。
17.按权利要求16所述的CMOS形成方法,其特征在于,对第一金属娃化物层和第二金属硅化物层退火工艺参数为:采用快速热退火炉， 退火温度为300°C至600°C。
全文摘要
一种CMOS形成方法，包括在所述第一区域和第二区域的半导体衬底表面形成栅介质层；在所述第一区域的栅介质层表面形成第一多晶硅层，在所述第二区域的栅介质层表面形成第二多晶硅层；在所述半导体衬底表面形成与所述第一多晶硅层和所述第二多晶硅层表面齐平的介质层；在所述第二多晶硅层内形成中间金属硅化物层；在所述介质层表面形成覆盖金属层，且所述覆盖金属层覆盖所述第一多晶硅层和所述第二多晶硅层；采用退火工艺在第一多晶硅层内形成第一金属硅化物层，在第二多晶硅层内形成第二金属硅化物层，且第一金属硅化物层的金属摩尔百分比小于第二金属硅化物层的金属摩尔百分比。本实施例不需要多步沉积和刻蚀，节约了工艺步骤。
文档编号H01L21/8238GK103094212SQ20111033887
公开日2013年5月8日 申请日期2011年10月31日 优先权日2011年10月31日
发明者鲍宇 申请人:中芯国际集成电路制造(上海)有限公司