专利名称：Cmos形成方法
技术领域：
本发明涉及半导体制造领域，特别涉及一种CMOS形成方法。
背景技术：
互补式金属氧化物半导体(CMOS)晶体管是现代逻辑电路中的基本单元，其中包含PMOS与NM0S，而每一个PMOS (NMOS)晶体管都位于掺杂阱上，且都由栅极(Gate)两侧衬底中P型(η型)极/漏极区以及源极区与漏极区间的通道(Channel)构成。随着CMOS技术的不断进步，金属栅电极技术应用于CMOS制造以克服掺杂多晶硅产生的负面影响，所述负面影响包括:栅电极的损耗、高阻抗、以及栅电极与高k值栅电介质的不相容性。由于每种金属应于在MOS器件中都会有独特的功函数，所述功函数是影响器件阈值电压的关键材料参数。所述功函数是指将固相原子中电子从费米能级移动到价带所需的能级。理想地，在NMOS区域中金属栅的费米能级值在娃的导带附近,而在PMOS区域中的金属栅的费米能级值在硅的价带附近。因此，现有技术通常使用含有不同金属的双金属栅极。但是，双金属栅极需要对NMOS和PMOS采用不同的金属，工艺复杂，为此，在公开号为CN 10149654A的中国专利文件中，披露一种全硅化栅电极形成方法，该方法采用不同的硅化物相态以控制PMOS和NMOS晶体管的有效功函数，从而得到对NMOS和PMOS均适合的阈值电压。但上述的全硅化栅电极形成方法工艺复杂且形成的产品良率低、产品性能低下。
发明内容
本发明解决的问题是提供一种形成方法工艺简单杂且形成的产品良率高的CMOS形成方法。为解决上述问题，本发明提供一种CMOS形成方法，包括:提供半导体衬底，所述半导体衬底包括第一区域和与第一区域相对的第二区域；在所述第一区域和第二区域的所述半导体衬底表面形成栅介质层；在所述第一区域的栅介质层表面形成第一多晶硅层，在所述第一区域的栅介质层表面形成第二多晶硅层，且所述第一多晶硅层厚度厚于所述第二多晶硅层厚度；在所述半导体衬底表面形成与所述第二多晶硅层表面齐平的介质层；在所述介质层表面形成金属层，且所述金属层覆盖所述第一多晶硅层和所述第二多晶硅层；采用退火工艺在所述第一多晶硅层内形成第一金属硅化物层，在所述第二多晶硅层内形成第二金属硅化物层，且第一金属硅化物层的金属摩尔百分比小于第二金属硅化物层的金属摩尔百分比。可选的，所述第一多晶硅层与第二多晶硅层的厚度比与第一金属硅化物层与第二金属硅化物层的金属摩尔百分比的比值对应。可选的，所述第一多晶硅层的厚度为第二多晶硅层的厚度的1.5至3倍。可选的，第一多晶硅层的厚度为80nm至120nm。
可选的，第二多晶硅层的厚度为30nm至60nm。可选的，所述金属层材料为镍、钴、钛、或钼。可选的，所述金属层的厚度为40nm至80nm。可选的，所述第一多晶硅层的厚度与所述金属层厚度比为0.55至0.8。可选的，所述第二多晶硅层的厚度与所述金属层厚度比为1.1至2.0。可选的，第一金属硅化物层的材料为NiSi。可选的，第二金属硅化物层的材料为Ni2Si或Ni3Si。可选的，所述退火工艺为快速热退火工艺。可选的，所述退火工艺的参数为:采用快速热退火炉，退火温度为200°C至350°C。可选的，还包括:去除未反应的金属层，并对第一金属硅化物层和第二金属硅化物层退火。可选的，对第一金属硅化物层和第二金属硅化物层退火的工艺参数为:退火温度为 300 °C 至 600 °C。与现有技术相比，本发明具有以下优点:本实施例采用在第一区域和第二区域形成厚度不同的第一多晶硅层和所述第二多晶硅层，然后形成覆盖所述第一多晶硅和第二多晶硅的金属层，采用一步退火工艺，同时在第一区域和第二区域形成摩尔百分比不同的金属硅化物层，节约了工艺步骤，且本实施例不需要多步沉积和刻蚀，保护了产品不受过多的损伤，形成的产品性能优良。
图1是本发明实施例的CMOS形成方法的流程示意图；图2至图10为本发明实施例的CMOS形成方法的过程剖面示意图。
具体实施例方式现有技术中，采用不同的硅化物相态以控制PMOS和NMOS晶体管的有效功函数，来取代NMOS和PMOS的金属栅极采用不同的金属；但是，本发明的发明人对现有技术形成不同的硅化物相态的工艺进行研究，发现:现有技术通常先在某一区域(NM0S或PM0S)形成第一相态硅化物，然后在另一区域(PM0S或NM0S)形成第二相态硅化物，由于在形成不同的硅化物相态需要进行多次的沉积刻蚀工艺，比如在形成第一相态硅化物时需要对多余的第一相态硅化物进行刻蚀去除，在形成第二相态硅化物需要对多余的第二相态硅化物进行刻蚀去除，在上述的多次刻蚀去除工艺中较易对产品形成刻蚀损伤。为此，本发明的发明人提出一种CMOS形成方法，请参考图1，包括如下步骤:步骤S101，提供半导体衬底，所述半导体衬底包括第一区域和与第一区域相对的第二区域；步骤S102，在所述第一区域和第二区域的所述半导体衬底表面形成栅介质层；在所述第一区域的栅介质层表面形成第一多晶硅层，在所述第一区域的栅介质层表面形成第二多晶硅层，且所述第一多晶硅层厚度厚于所述第二多晶硅层厚度；步骤S103，在所述半导体衬底表面形成与所述第二多晶硅层表面齐平的介质层；步骤S104，在所述介质层表面形成金属层，且所述金属层覆盖所述第一多晶硅层和所述第二多晶硅层；步骤S105，采用退火工艺在所述第一多晶硅层内形成第一金属硅化物层，在所述第二多晶娃层内形成第二金属娃化物层，且第一金属娃化物层的金属摩尔百分比小于第二金属硅化物层的金属摩尔百分比。步骤S106,去除未反应的金属层，并对第一金属娃化物层和第二金属娃化物层退火。具体地，所述第一区域为NMOS或PMOS区域，所述第二区域为PMOS或NMOS区域，所述第一区域与第二区域相邻或间隔。所述第一多晶硅层与第二多晶硅层的厚度比与第一金属硅化物层与第二金属硅化物层的金属摩尔百分比的比值对应，其中金属硅化物层的金属摩尔百分比为金属硅化物中金属与硅的摩尔百分比。所述金属层材料为镍、钴、钛、或钼。优选地，所述第一金属娃化物层材料为NiSi,所述第二金属娃化物层材料为Ni2Si或 Ni3Si。本实施例采用在第一区域和第二区域形成厚度不同的第一多晶硅层和所述第二多晶硅层，然后形成覆盖所述第一多晶硅和第二多晶硅的金属层，采用一步退火工艺，同时在第一区域和第二区域形成摩尔百分比不同的金属硅化物层，节约了工艺步骤，且本实施例不需要多步沉积和刻蚀，保护了产品不受过多的损伤，形成的产品性能优良。下面以第一区域为NMOS区域，第二区域为PMOS区域对本发明的实施例做详细描述。请参考图2，提供半导体衬底100，所述半导体衬底100包括第一区域I和与第一区域I相对的第二区域II。所述半导体衬底100用于为后续工艺提供平台，所述半导体衬底100可以选自N型硅衬底、P型硅衬底、绝缘层上的硅(SOI)等衬底。所述半导体衬底100为300mm硅片或者450_娃片；所述半导体衬底100包括第一区域I和与第一区域I相对的第二区域II，在本实施例中，所述第一区域I为NMOS区域，第二区域为PMOS区域；所述第一区域I和第二区域II之间采用隔离结构隔离，所述隔离结构为LOCOS或为浅沟槽隔离结构(STI)，在本实施例中，所述隔离结构为浅沟槽隔离结构。相应地，所述半导体衬底100的第一区域I具有P型掺杂阱(未图示)，所述半导体衬底100的第二区域II具有N型掺杂阱(未图示)。请一并参考图3、图4和图5，在所述第一区域I和第二区域II的所述半导体衬底100表面形成栅介质层110 ;在所述第一区域I的栅介质层110表面形成第一多晶硅层121，在所述第二区域II的栅介质层110表面形成第二多晶硅层122，且所述第一多晶硅层121厚度厚于所述第二多晶硅层122厚度。请参考图3，在所述半导体衬底100表面形成氧化硅层111，所述氧化硅层的形成工艺为沉积工艺或者热氧化工艺。请参考图4，在所述氧化硅层111表面形成多晶硅层120，在第一区域I内的多晶硅层120表面形成光刻胶层(未图示)，以所述光刻胶层为掩膜，刻蚀所述多晶硅层120直至去除部分厚度的第二区域II表面的多晶硅层，使得在第一区域I内的多晶硅层厚度厚于第二区域II内的多晶硅层厚度。需要说明的是，所述第一多晶硅层与第二多晶硅层的厚度比与后续形成的第一金属硅化物层与第二金属硅化物层的金属摩尔百分比的比值对应，从而使得形成的第一金属硅化物层与第二金属硅化物层的金属摩尔百分比符合产品需求。较优地，所述在第一区域I内的多晶硅层120厚度为第二区域II内的多晶硅层120厚度的1.5至3倍，上述的厚度能够使得后续工艺在第一区域I和第二区域II形成匹配NMOS和PMOS的金属硅化物层。去除光刻胶层后，在所述多晶硅120表面形成硬掩膜层130，所述硬掩膜层130材料为氮化硅。请参考图5，在所述硬掩膜层130表面形成光刻胶图形(未图示)，所述光刻胶图形与NMOS和PMOS的栅极图形对应，以所述光刻胶图形为掩膜，刻蚀所述硬掩膜层130、多晶硅层120和氧化硅层111，直至暴露出半导体衬底100，在所述第一区域I和第二区域II的所述半导体衬底100表面形成栅介质层110 ;在所述第一区域I的栅介质层110表面形成第一多晶硅层121，在所述第二区域II的栅介质层110表面形成第二多晶硅层122，且所述第一多晶硅层121厚度厚于所述第二多晶硅层122厚度。具体的，所述第一多晶硅层121的厚度为80nm至120nm，所述第二多晶硅层的厚度为 30nm 至 60nm。请依旧参考图5，在形成栅介质层110、第一多晶硅层121和第二多晶硅层122后，还可以在第一多晶硅层121两侧的半导体衬底100表面、第二多晶硅层122两侧的半导体衬底100表面形成侧墙。还可以在第一多晶硅层121两侧的半导体衬底内形成源极区和漏极区，以及在所述第二多晶硅层122两侧半导体衬底内形成源极区和漏极区，并在源极区和漏极区内形成金属娃化物层。请参考图6和图7，在所述半导体衬底100表面形成与所述第二多晶硅层122表面齐平的介质层140。请参考图6，去除所述硬掩膜层130，所述去除硬掩膜层130的工艺为湿法或干法去除工艺，在这里不再赘述。采用沉积工艺在所述半导体衬底100表面沉积介质薄膜141，所述介质薄膜141覆盖所述第一多晶娃层121和第二多晶娃层122。所述沉积工艺为化学气相沉积工艺，所述介质薄膜141的材料为氧化硅或低k介质材料。请参考图7，采用化学机械抛光工艺平坦化所述介质薄膜141，直至暴露出所述第一多晶硅层121，然后光刻胶保护所述第一多晶硅层121，采用回刻蚀工艺刻蚀所述介质薄膜141，直至暴露出所述第二多晶硅层122，形成介质层140。请参考图8,在所述介质层140表面形成金属层150,且所述金属层150覆盖所述第一多晶娃层121和所述第二多晶娃层122。所述金属层150用于与所述第一多晶娃层121和所述第二多晶娃层122反应形成金属娃化物。
所述金属层150材料为镍、钴、钛、或钼,所述金属层厚度为40nm至80nm。所述金属层150的形成工艺为物理气相沉积或化学气相沉积。还需要说明的是:由于所述金属层150的形成工艺为物理气相沉积或化学气相沉积，形成在所述第一多晶硅层121和所述第二多晶硅层122的金属层150厚度一致，从而在后续步骤中与厚度不同的所述第一多晶硅层121和所述第二多晶硅层122形成不同摩尔比的金属娃化物层。请参考图9，采用退火工艺在所述第一多晶硅层121内形成第一金属硅化物层151,在所述第二多晶娃层122内形成第二金属娃化物层152,且第一金属娃化物层151的金属摩尔百分比小于第二金属硅化物层152的金属摩尔百分比。所述退火工艺为快速热退火工艺(Rapid Thermal Annealing, RTA),具体地,所述退火工艺具体参数为:采用快速热退火炉，退火温度为200°C至350°C。需要说明的是，由于之前步骤中已经形成所述第一多晶硅层121厚度厚于所述第二多晶硅层122厚度和厚度均一的金属层150，不同厚度的多晶硅层与相同厚度的金属层150，从而形成金属摩尔百分比不同的金属硅化物层。在一实施例中，所述第一多晶硅层121的厚度与所述金属层150厚度比为0.55至
0.8，所述第二多晶硅层122的厚度与所述金属层150厚度比为1.1至2.0时，能够形成较优的金属摩尔百分比不同的金属硅化物层。在本实施例中，由于所述第一多晶娃层121厚度厚于所述第二多晶娃层122厚度，形成的第一金属硅化物层151的金属摩尔百分比小于第二金属硅化物层152的金属摩尔百分比。在另一实施例中，以所述金属层材料为镍做示范性说明，所述在第一区域I内的所述第一多晶硅层121厚度为第二区域II内的第二多晶硅层122厚度的1.5至3倍，所述第一多晶硅层121的厚度与所述金属层150厚度比为0.55至0.8，所述第二多晶硅层122的厚度与所述金属层150厚度比为1.1至2.0时，在退火工艺之后，能够在NMOS区域形成成分为NiSi的第一金属硅化物层151，在PMOS区域形成成分为Ni2Si或Ni3Si的第二金属硅化物层152，且NiSi的功函数符合NMOS的要求，Ni2Si或Ni3Si的功函数符合PMOS的要求。需要说明的是，本实施例采用一次沉积和退火工艺形成符合NMOS和PMOS需求的金属硅化物层，节约工艺步骤。请参考图10,去除未反应的金属层150,并对第一金属娃化物层151和第二金属娃化物层152退火。所述退火工艺为高温热退火，用于稳定第一金属娃化物层151和第二金属娃化物层 152。所述退火工艺具体参数为:采用快速热退火炉，退火温度为300°C至600°C。本实施例采用在第一区域和第二区域形成厚度不同的第一多晶硅层和所述第二多晶硅层，然后形成覆盖所述第一多晶硅和第二多晶硅的金属层，采用一步退火工艺，同时在第一区域和第二区域形成摩尔百分比不同的金属硅化物层，节约了工艺步骤，且本实施例不需要多步沉积和刻蚀，保护了产品不受过多的损伤，形成的产品性能优良。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
权利要求
1.一种CMOS形成方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底包括第一区域和与第一区域相对的第二区域； 在所述第一区域和第二区域的所述半导体衬底表面形成栅介质层；在所述第一区域的栅介质层表面形成第一多晶硅层，在所述第一区域的栅介质层表面形成第二多晶硅层，且所述第一多晶硅层厚度厚于所述第二多晶硅层厚度； 在所述半导体衬底表面形成与所述第二多晶硅层表面齐平的介质层； 在所述介质层表面形成金属层，且所述金属层覆盖所述第一多晶硅层和所述第二多晶娃层; 采用退火工艺在所述第一多晶硅层内形成第一金属硅化物层，在所述第二多晶硅层内形成第二金属硅化物层，且第一金属硅化物层的金属摩尔百分比小于第二金属硅化物层的金属摩尔百分比。
2.按权利要求1所述的CMOS形成方法，其特征在于，所述第一多晶硅层与第二多晶硅层的厚度比与第一金属硅化物层与第二金属硅化物层的金属摩尔百分比的比值对应。
3.按权利要求1所述的CMOS形成方法，其特征在于，所述第一多晶硅层的厚度为第二多晶硅层的厚度的1.5至3倍。
4.按权利要求1所述的CMOS形成方法，其特征在于，第一多晶硅层的厚度为SOnm至120nmo
5.按权利要求1所述的CMOS形成方法，其特征在于，第二多晶硅层的厚度为30nm至60nmo
6.按权利要求1所述的CMOS形成方法，其特征在于，所述金属层材料为镍、钴、钛、或钼。
7.按权利要求6所述的CMOS形成方法，其特征在于，所述金属层的厚度为40nm至80nm。
8.按权利要求6所述的CMOS形成方法，其特征在于，所述第一多晶硅层的厚度与所述金属层厚度比为0.55至0.8。
9.按权利要求6所述的CMOS形成方法，其特征在于，所述第二多晶硅层的厚度与所述金属层厚度比为1.1至2.0。
10.按权利要求1所述的CMOS形成方法,其特征在于,第一金属娃化物层的材料为NiSi0
11.按权利要求1所述的CMOS形成方法，其特征在于，第二金属硅化物层的材料为Ni2Si 或 Ni3Si。
12.按权利要求1所述的CMOS形成方法，其特征在于，所述退火工艺为快速热退火工艺。
13.按权利要求12所述的CMOS形成方法，其特征在于，所述退火工艺的参数为:采用快速热退火炉，退火温度为200°C至350°C。
14.按权利要求1所述的CMOS形成方法，其特征在于，还包括:去除未反应的金属层，并对第一金属娃化物层和第二金属娃化物层退火。
15.按权利要求14所述的CMOS形成方法，其特征在于，对第一金属硅化物层和第二金属硅化物层退火的工艺参数为:退火温度为300°C至600°C。
全文摘要
一种CMOS形成方法，包括在所述第一区域和第二区域的半导体衬底表面形成栅介质层；在所述第一区域的栅介质层表面形成第一多晶硅层，在所述第一区域的栅介质层表面形成第二多晶硅层，且所述第一多晶硅层厚度厚于所述第二多晶硅层厚度；在所述半导体衬底表面形成与所述第二多晶硅层表面齐平的介质层；在所述介质层表面形成金属层，且所述金属层覆盖所述第一多晶硅层和所述第二多晶硅层；采用退火工艺在所述第一多晶硅层内形成第一金属硅化物层，在所述第二多晶硅层内形成第二金属硅化物层，且第一金属硅化物层的金属摩尔百分比小于第二金属硅化物层的金属摩尔百分比。本实施例形成的产品性能优良。
文档编号H01L21/8238GK103094086SQ20111033888
公开日2013年5月8日 申请日期2011年10月31日 优先权日2011年10月31日
发明者鲍宇 申请人:中芯国际集成电路制造(上海)有限公司