专利名称：包括熔丝阵列的半导体器件和操作其的方法
技术领域：
本发明构思涉及半导体器件以及操作其的方法，并且更特别地，涉及一种包括熔丝阵列的半导体器件以及操作其的方法。
背景技术：
用于计算机、移动设备等等的现代半导体器件是高度集成的并且提供许多不同的功能。例如半导体器件的存储器件的容量和速度持续增加。这部分地是由于这样的器件包括具有存储更多信息的容量同时被配置用于更小的半导体器件的存储单元。已经进行不同的努力以改进半导体器件执行的操作。因为具有大容量的存储单元被集成在半导体器件中，所以先前被设置和存储以设置半导体器件的操作环境的信息量也增加。为了存储用于设置半导体器件的操作环境的不同的信息，可应用与熔丝电路有关技术。熔丝电路可以是具有通过激光照射控制的连接的激光熔丝电路、具有通过电信号控制的连接的电熔丝电路、或其从高电阻状态变化到低电阻状态的反熔丝电路。然而，因为由于技术的进步与半导体器件的操作环境有关的信息量持续增加，所以熔丝电路的尺寸同样地持续增加，以及用于存储从熔丝电路读出的信息的寄存器之类的存储电路数目同样地持续增加。
发明内容
本发明构思涉及一种半导体器件以及操作其的方法，其可以防止存储电路数目随着熔丝电路的尺寸的增加而增加，以及防止半导体器件的设计复杂度随着存储电路数目的增加而增加。根据本发明构思的一个方面，提供一种半导体器件，包括熔丝阵列，包括多个行以及列；第一寄存器单元，从熔丝阵列接收至少一行的熔丝数据，其中至少一行的熔丝数据的熔丝数据是通过第一寄存器单元并行接收的；以及第二寄存器单元，从第一寄存器单元每次至少一位地接收熔丝数据。在一个实施例中，熔丝阵列包括m行以及η列，其中第一寄存器单元包括a*n个寄存器并且存储熔丝阵列的a行的熔丝数据(m、n、以及a每个是等于或大于1的整数)，并且其中在a行的一行中存储的熔丝数据被并行输出到第一寄存器单元。在一个实施例中，第二寄存器单元包括m*n个寄存器并存储熔丝阵列的m行的熔丝数据。在一个实施例中，熔丝阵列包括反熔丝，并且每个反熔丝包括连接到高电压的一个熔丝晶体管以及连接到字线和位线的一个选择晶体管，其中确定每一个反熔丝是否被根据高电压、字线、和位线的至少一个的电压电平编程。在一个实施例中，半导体器件包括单元区域，其中布置存储单元阵列；和外围区域，其中安置一个或多个外围电路，其中熔丝阵列被安置在外围区域，并且第二寄存器单元的至少一个寄存器被安置在单元区域。在一个实施例中，当半导体器件被初始驱动时，熔丝阵列的读出操作通过感测内部的电压的电平是否到达阈值而开始。在一个实施例中，半导体器件还包括地址产生单元，产生用于驱动熔丝阵列的行的行地址，其中熔丝阵列的一个或多个行被掩蔽以禁止相应的行地址。在一个实施例中，半导体器件还包括掩蔽电路，相应于第二寄存器单元的一个或多个寄存器安置，其中当掩蔽电路使能时防止将熔丝数据提供到一些寄存器。根据本发明构思的另一个方面，提供一种半导体器件，包括熔丝阵列，包括m行和η列；第一寄存器单元，包括a*n个寄存器并且存储熔丝阵列的a行的熔丝数据；第二寄存器单元，包括m*n寄存器，第二寄存器单元从第一单元接收熔丝数据并且存储熔丝阵列的m行的熔丝数据；以及一个或多个电路块，从第二寄存器单元接收熔丝数据并且响应于接收熔丝数据执行设置操作(其中m、η、和a每个是等于或大于1的整数)。在一个实施例中，一个或多个电路块包括执行设置操作的多个电路块，其中第二寄存器单元包括多个寄存器块并且多个寄存器块的每一个邻近与多个寄存器块的每一个对应的电路块。在一个实施例中，第一寄存器单元包括奇数寄存器单元，包括η个寄存器；以及偶数寄存器单元，包括η个寄存器，其中奇数寄存器单元顺序地存储熔丝阵列的奇数行的熔丝数据，并且偶数寄存器单元顺序地存储熔丝阵列的偶数行的熔丝数据。在一个实施例中，第一寄存器单元还包括多路器，有选择地从奇数寄存器或偶数寄存器输出熔丝数据。在一个实施例中，半导体器件还包括读出放大单元，包括安置在熔丝阵列和第一寄存器单元之间的多个读出放大电路，其中相应于熔丝阵列的列的每个列配置奇数读出放大电路和偶数读出放大电路。在一个实施例中，第一寄存器单元从熔丝阵列成行地并行接收熔丝数据，并且其中第二寄存器单元顺序地至少每次一位地从第一寄存器单元接收熔丝数据。在一个实施例中，半导体器件还包括存储数据的存储单元阵列，其中一个或多个电路块的每个包括地址比较单元，用冗余单元替换存储单元阵列的缺陷单元，并且其中第二寄存器单元的一个或多个寄存器的熔丝数据被提供到地址比较单元。在一个实施例中，存储单元阵列、地址比较单元和第二寄存器单元的至少一个寄存器被安置在半导体器件的单元区域，并且熔丝阵列和第一寄存器单元被安置在单元区域以外。在一个实施例中，熔丝阵列包括安置在阵列中的多个反熔丝。根据本发明构思的另一个方面，提供一种操作半导体器件的方法，半导体器件包括多个熔丝，其中多个熔丝被配置在多个行和列的阵列中，该方法包括存取熔丝阵列和读取存储在熔丝阵列中的信息；在第一寄存器单元中并行存储熔丝数据，该熔丝数据是从存储在熔丝阵列中的信息读出的，通过第一寄存器单元并行接收的熔丝数据根据作为一行熔丝数据；将在第一寄存器单元中存储的熔丝数据顺序地每次该行熔丝数据的至少一位地传送到第二寄存器单元；和通过处理存储在第二寄存器单元中的熔丝数据设置半导体器件的操作环境。在一个实施例中，该方法还包括提供电力到半导体器件；和检测半导体器件的内部电压的电平，其中当内部电压的电平到达阈值时，启动信息的读取。在一个实施例中，熔丝阵列包括m行以及η列，其中第一寄存器单元包括a*n个寄存器并且存储熔丝阵列的a行的熔丝数据，和其中第二寄存器单元包括m*n个寄存器并存储熔丝阵列的m行的熔丝数据(其中m、η、以及a每个是等于或大于1的整数)。在一个实施例中，该方法还包括为了驱动熔丝阵列的行产生多个行地址，其中响应于预设掩蔽信息禁止多个行地址的至少一些。在一个实施例中，熔丝阵列包括安置在阵列中的多个反熔丝。根据本发明构思的另一个方面，提供一种半导体器件，包括熔丝阵列，包括多个熔丝，该熔丝存储用于执行与半导体器件有关的操作的数据；第一寄存器单元，接收一行数据并以顺序的次序输出该行数据的预定数目的位到第二寄存器单元；以及第二寄存器单元，临时存储接收的该行数据的位，并输出位以执行操作。在一个实施例中，熔丝包括反熔丝。在一个实施例中，半导体器件还包括读出放大器，接收、读出、以及放大存储在熔丝阵列的相应行的熔丝中的一行数据并输出放大的数据到第一寄存器单元。在一个实施例中，预定数目的位是一位。在一个实施例中，预定数目的位是η位，其中η大于1。在一个实施例中，操作包括设置半导体器件的操作环境。
从下列结合附图的详细说明中将更清楚地知晓该发明构思的示范性的实施例，其中图1是示出根据该发明构思的实施例的半导体器件的方框图；图2Α和2Β的每个是示出图1的半导体器件的反熔丝的单元结构的电路图；图3Α至3C是与图1的半导体器件的反熔丝阵列的读出操作相应的时序图；图4Α和4Β是示出图1的半导体器件的第一和第二寄存器单元的方框图；图5是示出图1的半导体器件的读出放大单元的方框图；图6是示出从图5的读出放大单元接收熔丝数据的第一和第二寄存器单元的电路图；图7是示出用于操作图1的半导体器件的不同的信号的特征的波形示意图；图8是示出根据该发明构思的另一个实施例的与设置操作环境有关的半导体器件的整体操作的方框图；图9Α和9Β是示出根据该发明构思的另一个实施例的半导体器件的方框图；图10是示出图9的半导体器件的操作的时序图；图11是示出根据该发明构思的实施例的操作半导体器件的方法的流程图；图12是示出根据该发明构思的另一个实施例的操作半导体器件的方法的流程图；图13是示出根据该发明构思的实施例的半导体器件的详细结构的方框图；图14是示出根据该发明构思的另一个实施例的半导体器件的详细结构的方框图；图15是示出根据该发明构思的另一个实施例的半导体器件的详细结构的方框图；图16是示出根据该发明构思的另一个实施例的半导体器件中组件的布置的方框图；图17A至17D是示出根据该发明构思的另一个实施例的包括存储控制器和存储器件的存储系统的方框图；图18是示出根据该发明构思的另一个实施例的包括半导体器件的电子系统的方框图；图19是示出根据该发明构思的另一个实施例的具有半导体器件的存储卡的应用的方框图；图20是示出根据该发明构思的另一个实施例的存储卡的应用的方框图；和图21是示出根据该发明构思的一个实施例的包括存储器件的计算系统的方框图。
具体实施例方式为充分地了解本发明构思的操作优点、和通过本发明构思的实施例获得的目的， 应该参考示出示范性的发明构思的实施例的附图和其中描述的细节。现在将参考其中示出本发明构思的示范性的实施例的附图更充分地描述本发明构思。在附图中，相同的参考数字表示相同的元件。图1是示出根据该发明构思的实施例的半导体器件1000的方框图。参照图1，半导体器件1000包括其中安排多个熔丝1110的熔丝阵列1100、产生用于改变熔丝1110的电阻状态的高电压的电平移动器1200_1至1200_m、和读出和放大存储在熔丝阵列1100中的信息的读出放大单元1300。此外、为了通过读出存储在熔丝阵列1100中的信息产生的熔丝数据，在半导体器件1000中包括第一寄存器单元1400和第二寄存器单元1500。第一寄存器单元1400和第二寄存器单元1500的每个可以是包括多个寄存器的移位寄存器单元。熔丝阵列1100包括多个熔丝1110。信息可以存储在多个熔丝1110的每个上。熔丝阵列1100可以包括每个通过激光照射控制的连接的激光熔丝、或每个具有通过电信号控制的连接的电熔丝。替换地，熔丝阵列1100可以包括反熔丝。反熔丝的特征是当施加例如高电压信号的电信号时它们可以从高电阻状态改变到低电阻状态。熔丝阵列1100可以包括一个或多个上述描述的熔丝类型。基于熔丝阵列1100包括反熔丝的假定提供下列说明。在每个反熔丝中存储的信息或从每个反熔丝读出的数据可以称为熔丝数据。在下文称为反熔丝阵列的熔丝阵列1100具有阵列排列，其中在下文称为反熔丝的熔丝1110布置在多个行和多个列的交点上。例如如果反熔丝阵列1100包括m行和η列， 则反熔丝阵列1100包括m*n个反熔丝1110。用于存取反熔丝1110的字线至WLm布置在m行上。提供与η列相应的位线BLl至BLn以传送从反熔丝1110读出的信息。
反熔丝阵列1100存储用于将在半导体器件1000中执行的操作的各条信息。例如， 反熔丝阵列1100可以存储用于设置半导体器件1000的操作环境的信息。可以通过施加从电平移动器1200_1至1200_m提供的电压信号WLPl至WLRiI到反熔丝阵列1100以改变反熔丝1110的状态来编程信息的元素。反熔丝1110最初在高电阻状态，并由于不同于包括激光熔丝或电熔丝的操作的、存储信息的编程操作而被转换为低电阻状态。反熔丝1110的每个可以具有电容器结构，其中介质层布置在两个导电层之间、并且反熔丝1110的每个通过击穿介质层而被编程，通过在两个导电层之间施加高电压来击穿介质层。在反熔丝阵列1100被编程之后，半导体器件1000开始操作并且可以根据反熔丝阵列1100执行读出操作。读出操作可以在半导体器件1000被驱动的同时执行或可以在半导体器件1000驱动之后的预定时段执行。在读出操作期间，字线选择信号被提供至反熔丝阵列1100的字线WLl至WLm，并且存储在选择的反熔丝1110中的信息被通过位线BLl至 BLn提供到读出放大单元1300。由于阵列排列，反熔丝阵列1100的信息可以通过驱动字线 WLl至WLm和位线BLl至BLn被随机地存取。在一个实施例中，因为字线WLl至WLm被顺序地驱动，所以反熔丝1100被以从反熔丝阵列1100的第一行到第m行的次序顺序地存取。与顺序地存取的反熔丝1110有关的信息被提供到读出放大单元1300。读出放大单元1300可以包括一个或多个读出放大电路。 在读出放大电路和熔丝的列之间可以是一一对应的。例如，当反熔丝阵列1100包括如图1 所示的η个列时，读出放大单元1300包括与η个列相应的η个读出放大电路。η个读出放大电路分别连接到位线BLl至BLn。在一个实施例中，两个读出放大电路被被配置为相应于位线BLl IlJBLn的一个。例如，奇数读出放大电路和偶数读出放大电路可以相应于第一位线BL1。奇数读出放大电路可以读出、放大、和输出连接到奇数字线WLl、WL3、ffL5等等的反熔丝1110的信息，并且偶数读出放大电路可以读出、放大、和输出连接到偶数字线WL2、ffL4JL6等等的反熔丝1110的信息。然而，本实施例不限于此、并且读出放大电路可以以不同的其他的方式布置。例如，单个读出放大电路可以相应于一个位线布置，或三个或以上个读出放大电路可以相应于一个位线布置。读出放大单元1300读出反熔丝阵列1100中存取的信息。此信息可以被放大、并且被反熔丝阵列1100输出到寄存器或这里描述的有关设备。读出并放大的信息可以包括用于设置半导体器件1000的操作环境的熔丝数据OUTl至OUTn。当两个读出放大电路被相应于一个位线布置时，例如第一熔丝数据OUTl的一个熔丝数据可以事实上包括奇数熔丝数据和偶数熔丝数据。从读出放大单元1300输出的熔丝数据OUTl至OUTn被提供到第一寄存器单元 1400。第一寄存器单元1400可以是包括串联连接的多个寄存器的移位寄存器单元以顺序地传送信号。此外，第一寄存器单元1400可以包括比在反熔丝阵列1100中包括的反熔丝 1110的数目少的数目的寄存器。此外，包括在第一寄存器单元1400中的寄存器的数目可以与反熔丝阵列1100的列的数目有关。例如，如果反熔丝阵列1100包括η个列，则第一寄存器单元1400可以包括η个寄存器。替换地，如上所述，如果两个读出放大电路相应于一个位线布置，则第一寄存器单元1400可以包括2*η个寄存器。第一寄存器单元1400接收与反熔丝阵列1100的行相应的熔丝数据OUTl至OUTn。例如，如果选择反熔丝阵列1100的一个行，则来自连接到选择的行的字线的反熔丝1100的熔丝数据OUTl至OUTn被并行提供到第一寄存器单元1400。第一寄存器单元1400通过移动熔丝数据OUTl至OUTn的位将熔丝数据OUTl至OUTn提供到第二寄存器单元1500。第二寄存器单元1500可以包括包含串联连接的多个寄存器以顺序地传送信号的移位寄存器单元。此外，第二寄存器单元1500可以包括数目与在反熔丝阵列1100中的反熔丝1110的数目相同的寄存器。存储在第二寄存器单元1500中的熔丝数据OUTl至OUTn可以包括用于设置半导体器件1000的操作环境的信息。例如，存储在第二寄存器单元1500中的熔丝数据OUTl至OUTn中的一些可以被作为用于以冗余存储器单元替换半导体器件1000中的存储单元(未示出)的信息hfo_FA输出。其他的熔丝数据OUTl至OUTn可以作为用于调节半导体器件1000中产生的电压的电平的调整信息hfo_DC被输出。为了存储来自反熔丝阵列1100的熔丝数据OUTl至OUTn，需要连接到读出放大单元1300并被适配为临时存储熔丝数据OUTl至OUTn的寄存器。此外，需要邻近于半导体器件1000的不同的电路块(例如行和列译码器以及直流电压产生器)布置的、用于提供熔丝数据OUTl至OUTn到电路块的寄存器。根据实施例，第一寄存器单元1400从读出放大单元1300接收熔丝数据OUTl至 OUTn,以及传送熔丝数据OUTl至OUTn到邻近于电路块的第二寄存器单元1500。具体地， 因为反熔丝阵列1100具有阵列排列，并且第一寄存器单元1400包括数目相应于反熔丝阵列1100中包括的列的数目的寄存器，所以第一寄存器单元1400包括数目低于反熔丝阵列 1100的反熔丝1110的总数的寄存器。例如，如果一个读出放大电路相应于一个位线布置， 则第一读出放大电路单元1400可以包括η个读出放大电路。因此，与熔丝数据OUTl至OUTn 有关的第一寄存器单元1400的寄存器的数目可以是η，而不是m*n。具体地，即使当在反熔丝阵列1100中包括许多反熔丝1110时，因为根据反熔丝阵列1100的结构第一寄存器单元 1400的寄存器的数目可以被限制在n，所以不能要求寄存器的数目与反熔丝1110的数目成比例增大。图2A和2B是示出图1的半导体器件1000的反熔丝1110的单元结构的电路图。 图2A示出其中反熔丝1110A具有包括一个熔丝晶体管IlllA和一个选择晶体管1112A的单元结构的例子。图2A示出其中反熔丝1110B具有包括一个熔丝电容器IlllB和一个选择晶体管1112B的单元结构的例子。参照图2A，反熔丝1110A的熔丝晶体管IlllA可以是金属氧化物半导体场效应晶体管(MOSFET)。熔丝晶体管IlllA的栅极接收高电压信号WLP1、熔丝晶体管IlllA的第一端子处于浮动状态，并且第二端子连接到选择晶体管1112A的第一端子。选择晶体管1112A 的栅极连接到字线WLl并且选择晶体管1112A的第二端子连接到位线BL2。熔丝晶体管 IlllA的介质层(未示出)的击穿操作根据高电压WLP1、字线WLl的电压信号以及位线BL2 的电压信号而发生，并且因此执行编程操作。在图2B中，图2A的熔丝晶体管IlllA被替换为熔丝电容器1111B。还可以通过接收高电压WLP1、字线WLl的电压、以及位线BL2的电压的熔丝电容器IlllB执行编程操作。以下将参考表1以及图2A解释图1的反熔丝阵列1100的编程操作。表 权利要求
1.一种半导体器件，包括包括多个行和列的熔丝阵列；第一寄存器单元，从熔丝阵列接收至少一行的熔丝数据，其中该熔丝数据的至少一行的熔丝数据是通过第一寄存器单元并行接收的；以及第二寄存器单元，从第一寄存器单元一次至少一位地接收熔丝数据。
2.如权利要求1的半导体器件，其中，熔丝阵列包括m行以及η列，其中第一寄存器单元包括a*n个寄存器并且存储熔丝阵列的a行的熔丝数据，其中m、n、以及a每个是等于或大于1的整数，并且其中在a行的一行中存储的熔丝数据被并行输出到第一寄存器单元。
3.如权利要求2所述的半导体器件，其中，第二寄存器单元包括m*n个寄存器并存储熔丝阵列的m行的熔丝数据。
4.如权利要求1所述的半导体器件，其中，熔丝阵列包括反熔丝，并且每个反熔丝包括连接到高电压的一个熔丝晶体管以及连接到字线和位线的一个选择晶体管，以及其中确定每一个反熔丝是否被根据高电压、字线、和位线的至少一个的电压电平编程。
5.如权利要求1所述的半导体器件，其中，半导体器件包括单元区域，其中布置存储单元阵列；和外围区域，其中安置一个或多个外围电路，以及其中熔丝阵列被安置在外围区域，并且第二寄存器单元的至少一个寄存器被安置在单元区域。
6.如权利要求1所述的半导体器件，其中当半导体器件被初始驱动时，熔丝阵列的读出操作通过感测内部电压的电平是否达到阈值而开始。
7.如权利要求1所述的半导体器件，还包括地址产生单元，产生用于驱动熔丝阵列的行的行地址，其中熔丝阵列的一个或多个行被掩蔽以禁止相应的行地址。
8.如权利要求1所述的半导体器件，还包括掩蔽电路，相应于第二寄存器单元的一个或多个寄存器布置，其中当掩蔽电路被使能时防止将熔丝数据提供到一个或多个寄存器。
9.一种半导体器件，包括包括m个行和η个列的熔丝阵列；第一寄存器单元，包括a*n个寄存器并存储熔丝阵列的a行的熔丝数据；第二寄存器单元，包括m*n个寄存器，该第二寄存器单元从第一寄存器单元接收熔丝数据并存储熔丝阵列的m行的熔丝数据；和一个或多个电路块，从第二寄存器单元接收熔丝数据，并响应于接收熔丝数据执行设置操作，其中m、n、和a每个是等于或大于1的整数。
10.如权利要求9所述的半导体器件，其中一个或多个电路块包括执行设置操作的多个电路块，其中第二寄存器单元包括多个寄存器块并且多个寄存器块的每一个邻近与多个寄存器块的每一个相应的电路块。
11.如权利要求9所述的半导体器件，其中，第一寄存器单元包括奇数寄存器单元，包括η个寄存器；以及偶数寄存器单元，包括η个寄存器，并且其中奇数寄存器单元顺序地存储熔丝阵列的奇数行的熔丝数据，并且偶数寄存器单元顺序地存储熔丝阵列的偶数行的熔丝数据。
12.如权利要求11所述的半导体器件，其中，第一寄存器单元还包括多路器，有选择地从奇数寄存器或偶数寄存器输出熔丝数据。
13.如权利要求11所述的半导体器件，还包括读出放大单元，包括安置在熔丝阵列和第一寄存器单元之间的多个读出放大电路，其中相应于熔丝阵列的每个列配置奇数读出放大电路和偶数读出放大电路。
14.如权利要求9所述的半导体器件，其中第一寄存器单元从熔丝阵列成行地并行接收熔丝数据，并且其中第二寄存器单元顺序地每次至少一位地从第一寄存器单元接收熔丝数据。
15.如权利要求9所述的半导体器件，还包括存储数据的存储单元阵列，其中一个或多个电路块的每个包括用冗余单元替换存储单元阵列的缺陷单元的地址比较单元，并且其中第二寄存器单元的一个或多个寄存器的熔丝数据被提供到地址比较单元。
16.如权利要求15所述的半导体器件，其中存储单元阵列、地址比较单元和第二寄存器单元的至少一个寄存器被安置在半导体器件的单元区域，并且熔丝阵列和第一寄存器单元被安置在该单元区域以外。
17.如如权利要求9所述的半导体器件，其中熔丝阵列包括安置在阵列中的多个反熔丝。
18.一种操作半导体器件的方法，该半导体器件包括多个熔丝，其中多个熔丝配置在包括多个行和列的阵列中，该方法包括存取熔丝阵列和读取存储在熔丝阵列中的信息；在第一寄存器单元中并行存储熔丝数据，该熔丝数据从熔丝阵列中存储的信息读出， 通过第一寄存器单元并行接收的熔丝数据作为一行熔丝数据；顺序地每次该行熔丝数据的至少一位地传送存储在第一寄存器单元中的熔丝数据到第二寄存器单元；和通过处理存储在第二寄存器单元中的熔丝数据来设置半导体器件的操作环境。
19.如权利要求18所述的方法，还包括 提供电力到半导体器件；和检测半导体器件的内部电压的电平，其中当内部电压的电平达到阈值时，启动信息的读取。
20.如权利要求18所述的方法，其中该熔丝阵列包括m行以及η列，其中第一寄存器单元包括a*n个寄存器并且存储熔丝阵列的a个行的熔丝数据，和其中第二寄存器单元包括m*n个寄存器和存储熔丝阵列的m个行的熔丝数据，其中m、n、以及a每个是等于或大于 1的整数。
21.如权利要求18所述的方法，还包括产生多个行地址以便驱动熔丝阵列的各行，其中响应于预设的掩蔽信息禁止多个行地址的至少一些。
22.如权利要求18所述的方法，其中熔丝阵列包括安置在阵列中的多个反熔丝。
23.一种半导体器件，包括熔丝阵列，包括多个熔丝，该熔丝存储用于执行与半导体器件有关的操作的数据； 第一寄存器单元，接收一行数据和按顺序次序输出该行数据的预定数目的位到第二寄存器单元；和第二寄存器单元，临时存储接收的该行数据的位，并输出该位以执行操作。
24.如权利要求23所述的半导体器件，其中该熔丝包括反熔丝。
25.如权利要求23所述的半导体器件，还包括读出放大器，用于接收、读出、以及放大存储在熔丝阵列的相应行的熔丝中的行的数据并输出放大的数据到第一寄存器单元。
26.如权利要求23所述的半导体器件，其中该预定数目的位是一位。
27.如权利要求23所述的半导体器件，其中该预定数目的位是η个位，其中η大于1。
28.如权利要求23所述的半导体器件，其中该操作包括设置半导体器件的操作环境。
全文摘要
提供一种包括熔丝的半导体器件以及操作其的方法。半导体器件包括熔丝阵列、第一寄存器单元以及第二寄存器单元。熔丝阵列包括多个行和列；第一寄存器单元从熔丝阵列接收至少一行的熔丝数据。至少一行的熔丝数据的熔丝数据通过第一寄存器单元并行接收。第二寄存器单元从第一寄存器单元一次至少一位地接收熔丝数据。
文档编号H01L23/525GK102467971SQ20111036194
公开日2012年5月23日 申请日期2011年11月15日 优先权日2010年11月15日
发明者孙钟弼, 张星珍, 文炳植, 朴周燮 申请人:三星电子株式会社