专利名称：制造非易失性存储器装置的方法
技术领域：
本发明的实施例涉及一种制造非易失性存储器装置的方法。
背景技术：
非易失性存储器集成电路装置即使在电力中断的情况下也能保存所存储的数据。因此，非易失性存储器集成电路装置广泛用于诸如数字相机、蜂窝电话、个人数字助理 (PDA)或MP3播放器的信息通信装置中。
发明内容
本发明的实施例涉及一种制造非易失性存储器装置的方法，该方法包括提供具有由多个沟槽限定的有源区的衬底；在具有多个沟槽的衬底上形成第一隔离层；在第一隔离层上形成牺牲层以填充沟槽，该牺牲层包括填充沟槽下部的第一区以及填充除沟槽下部之外的部分的第二区；移除牺牲层的第二区；在第一隔离层和牺牲层的第一区上形成第二隔离层；通过移除牺牲层的第一区在沟槽中形成空气间隙；以及在维持空气间隙的同时移除第一隔离层的一部分以及第二隔离层的一部分。在沟槽中形成空气间隙包括形成空气间隙，使得第一隔离层的另一部分和第二隔离层的另一部分包围该空气间隙。该方法可进一步包括在移除第一隔离层的一部分和第二隔离层的一部分之后， 在第一隔离层的另一部分以及第二隔离层的另一部分上形成第二电介质层和字线。移除牺牲层的第一区可包括在牺牲层和第二隔离层之间使用蚀刻选择性来选择性地移除牺牲层。提供衬底可包括在有源区和电荷存储浮置图案上顺序堆叠第一电介质层。移除牺牲层的第一区可包括在牺牲层和第二隔离层之间使用第一蚀刻选择性以及在牺牲层和电荷存储浮置图案之间使用第二蚀刻选择性来选择性地移除牺牲层。形成牺牲层可包括使用硬掩模上旋涂或硅氮化物层来形成牺牲层。提供衬底可包括提供包含至少两个单元块的衬底，并且移除牺牲层的第一区可包括形成包含在两个单元块之间限定的开口区的掩模图案；通过移除第二隔离层并使用掩模图案作为蚀刻掩模来暴露牺牲层的一部分；以及通过穿过开口区移除牺牲层的第一区而在沟槽中形成空气间隙。本发明的另一实施例针对一种制造非易失性存储器装置的方法，该方法包括提供具有由多个沟槽限定的有源区并包括至少两个单元块的衬底；在衬底上形成第一隔离层；在第一隔离层上形成牺牲层以填充多个沟槽，牺牲层包括填充沟槽的下部的第一区以及填充除下部之外的部分的第二区；移除牺牲层的第二区；在第一隔离层上和牺牲层的第一区上形成第二隔离层；在衬底上形成掩模图案，该掩模图案包括在至少两个单元块之间限定的开口区；通过使用掩模图案作为蚀刻图案移除第二隔离层来暴露牺牲层的一部分； 通过穿过掩模图案的开口区移除牺牲层的第一区来在沟槽中形成空气间隙；以及在衬底上形成第三隔离层以填充与开口区相对应的多个沟槽中的一些沟槽。该方法可进一步包括在填充与开口区相对应的一些沟槽之后，在维持空气间隙的同时移除第一隔离层的第一部分和第二隔离层的第一部分。在沟槽中形成空气间隙可包括形成空气间隙，使得第一隔离层的第二部分和第二隔离层的第二部分包围该空气间隙。该方法可进一步包括在移除第一隔离层的第一部分和第二隔离层的第一部分之后，在第一隔离层的第二部分以及第二隔离层的第二部分上形成第二电介质层和字线。移除牺牲层的第一区可包括在牺牲层和第二隔离层之间使用蚀刻选择性来选择性地移除牺牲层。提供衬底可包括在有源区和电荷存储浮置图案上顺序堆叠第一电介质层。移除牺牲层的第一区可包括在牺牲层和第二隔离层之间使用第一蚀刻选择性以及在牺牲层和电荷存储浮置图案之间使用第二蚀刻选择性来选择性地移除牺牲层。形成牺牲层可包括使用硅氢氧化物或硅氮化物层来形成牺牲层。本发明的另一实施例针对一种制造存储装置的方法，包括在衬底中形成第一沟槽和第二沟槽；形成覆盖第一和第二沟槽的内表面的第一绝缘层，具有第一绝缘层的第一和第二沟槽限定了衬底上表面之下的相应空隙；形成牺牲材料层，该牺牲材料层形成在第一沟槽中，使得第一绝缘层处于牺牲材料层和第一沟槽壁之间，牺牲材料层形成在第二沟槽中，使得第一绝缘层处于牺牲材料层和第二沟槽壁之间，牺牲材料层至少部分填充空隙； 利用第二绝缘层来覆盖第一和第二沟槽，该第二绝缘层完全覆盖第一和第二沟槽中的牺牲材料层的上表面；以及从第一和第二沟槽中移除牺牲材料层，以便在第一和第二沟槽中形成空气间隙，在利用第二绝缘层覆盖第二沟槽时从第二沟槽移除该牺牲材料层，使得第二沟槽中的空气间隙处于第二绝缘层下。该方法可进一步包括利用在第一沟槽上具有开口的掩模来覆盖第二绝缘层；以及蚀刻第二绝缘层以便使用掩模来移除第一沟槽上的第二绝缘层。使用掩模来移除第一沟槽上的第二绝缘层在从第一和第二沟槽移除牺牲层之前执行。移除第一沟槽上的第二绝缘层可包括从第二沟槽上部分地移除第二绝缘层，使得第二沟槽中的空气间隙仍被第二绝缘层的一部分覆盖。
通过参考附图对详细示例实施例进行描述，以上和其他特征和优点对本领域技术人员将变得更加显而易见，在附图中图1图示根据示例实施例的包含晶体管的NAND型非易失性半导体集成电路装置的框图；图2图示图1的单元阵列区的电路图；图3图示图1的单元阵列区的布局图；图4图示沿图3的I-I ’线截取的根据示例实施例的NAND型非易失性存储器装置的截面图；图5图示沿图3的ΙΙΙ-ΙΙΓ线截取的根据示例实施例的NAND型非易失性存储器装置的截面图；以及图6至13图示根据示例实施例的制造NAND型非易失性存储器装置的方法中的阶段的截面图。
具体实施例方式将于2010年11月15日向韩国知识产权局提交的题为“非易失性存储器装置的制造方法以及由此制造的非易失性存储器装置”的韩国专利申请No. 10-2010-0113349通过引用的方式整体合并于此。在下文中将参考附图更充分地描述示例实施例；但是所述示例实施例可以以不同形式来体现且不应当被解释为限于本文阐述的实施例。反之，提供这些实施例的目的在于使本公开透彻和完整，并将使本领域技术人员充分理解本发明的范围。在附图中，层和区的尺寸被放大以用于清楚说明。还将理解的是，当一个层或元件被称为处于另一层或衬底“上”时，其可直接处于另一层或衬底上，或也可存在中间层。此夕卜，将理解的是，当一个层被称为处于另一层“下”时，其可直接位于另一层下，且也可存在一个或多个中间层。另外，还将理解的是，当一个层被称为位于两层“之间”时，其可是两层之间的仅有的层，或还可存在一个或多个中间层。纵观所有附图，相同的附图标记指的是相同的元件。如本文所使用的，术语“和/或”包括一个或多个相关联列举的条目的任何和所有组合。本文所使用的术语仅用于描述特定实施例，且不意欲限制本发明。如本文所使用的，单数形式“一个”和“该”也意欲包括复数形式，除非上下文另外清楚指出。还将理解的
是，当本说明书中使用术语“包括”和/或“由......制成”时，指定存在所述特征、整体、
步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其他特征、整体、步骤、操作、 元件、组件和/或其群组。将理解的是，虽然本文可以使用术语第一、第二等来描述各种元件，但这些元件不应当受限于这些术语。这些术语仅用于区分一个元件和另一元件。因此，例如，下文讨论的第一元件、第一组件或第一部件可称为第二元件、第二组件或第二部件。本文所述实施例可借助本发明的理想示意图而参考平面图和/或截面图进行描述。因此，可根据制造技术和/或容限来修改示例图示。因此，实施例不限于附图中所示的实施例，而是包括基于制造工艺而形成的配置的修改。因此，附图中例示的区具有示意性属性，并且图中所示区的形状例示了元件的区的具体形状，但并不旨在是限制性的。除非另外限定，否则本文所用的所有术语(包括技术和科学术语)的含义与本领域普通技术人员通常理解的含义相同。还将理解，诸如那些在常用字典中限定的那些术语应当被解释为具有与其在相关技术以及本公开的背景下的含义一致的含义，且将不解释为具有理想化或过度形式上的含义，除非本文明确如此限定。在下文中，将参考图1至13来描述制造根据示例实施例的非易失性存储器装置的方法以及由该方法制造的非易失性存储器装置。首先将参考图1至5来描述根据实施例的非易失性存储器装置。图1图示应用了根据实施例的晶体管的NAND型非易失性半导体集成电路装置的框图。图2图示图1的单元阵列区的电路图。图3图示图1的单元阵列区的布局图。参考图1至3，在NAND型非易失性半导体集成电路装置中，例如单元块BLKO BLKl-I的单元块重复布置在单元阵列区A中。有源区AR可布置在单元块BLKO BLKl-I 的每个中，并且串选择线SSL、接地选择线GSL以及公共源线CSL可被布置成垂直于有源区 AR。字线mi) WLm-I可被布置在串选择线SSL和接地选择线GSL之间。另外，位线BLO BLn-I可被布置成横跨多个字线Wi) WLm-I。存储单元晶体管MC可被限定在位线BLO BLn-I和字线WLO WLm-I的交叉处。 串选择晶体管SST和接地选择晶体管GST可分别限定在位线BLO BLn-I和串选择线SSL 的交叉处，以及位线BLO BLn-I和接地选择线GSL的交叉处。可串联地连接串选择晶体管 SST、多个存储器单元晶体管MC以及接地选择晶体管GST以形成串S。在相应单元块BLKO BLKl-I中形成的串S可平行于多个位线BL而彼此连接。例如，每个串S中的串选择晶体管 SST的漏极可连接至相应位线BL。接地选择晶体管GST的源极可连接至公共源线CSL。参考图3，开口区OR可被部署在两个相邻的单元块之间。开口区OR可被限定用于移除牺牲层(未示出)，并且可对应于没有形成空气间隙154的区。例如，如图3中所示，开口区OR可部署在多个信号线在第一方向上延伸的区上，例如，没有布置多个字线Wi) WLm-1、串选择线SSL以及接地选择线GSL的区。在一个实施方式中，开口区OR可布置在相邻的串选择线SSL之间或相邻的接地选择线GSL之间。再次参考图1，页面缓冲器P/B可提供在外围电路区B的顶部和底部，并且行解码器R/D可提供在外围电路区B的左侧和右侧中。图4和5图示根据实施例的NAND型非易失性存储器装置的截面图，其中图4是沿图3的线I-I'截取的截面图，而图5是沿图3的线III-III'截取的截面图。参考图2至5，衬底100具有由多个沟槽105限定的有源区。衬底100可由一种或多种半导体物质制成，例如Si，Ge，SiGe, GaP, GaAs, SiC, SiGeC, InAs, InP等等。在一个实施方式中，衬底100可以是SOI衬底。衬底100可包括两个或多个单元块。衬底100可具有限定在其中的单元阵列区以及外围电路区。在单元阵列区中，可重复布置有源区ar。衬底loo可包括多个阱(未示出)，用以优化在单元阵列区以及外围电路区中形成的晶体管特性。例如，袋状P阱可形成在单元阵列区中，而η和ρ型阱可形成在外围电路区中。栅极结构可形成在单元阵列区上。栅极结构可对应于存储器单元晶体管MC的栅极。存储器单元晶体管MC和串选择晶体管SST或接地选择晶体管GST可形成在单元阵列区上。驱动晶体管(未示出)可形成在外围电路区上。栅极结构中的每一个可包括顺序堆叠的第一电介质层120、电荷存储浮置图案130、第二电介质层180以及字线190。如图4中所示，第一电介质层120和电荷存储浮置图案130顺序堆叠在衬底100 上。第一电介质层120和电荷存储浮置图案130的图案实质上可与有源区AR的图案相同地形成。第一电介质层120可使用厚度适合电子隧穿的材料形成。例如，第一电介质层120 可由 SiO2, HfxOy，AlxOy，ZrxOy，TaxOy, HfxSi1^xOy, HfxSi1^xOyNz 等中的一种或多种制成的单层或复合层形成。在图4所示的示例实施例中，电荷存储浮置图案130是存储了隧穿过第一电介质层120的电子的区。在要形成浮栅型非易失性半导体集成电路装置的情况下，电荷存储浮置图案130可由掺杂的多晶硅制成。在要形成浮置捕获型非易失性半导体集成电路装置 (诸如金属/氧化物/氮化物/氧化物/半导体(M0N0Q或半导体/氧化物/氮化物/氧化物/半导体(SONOQ)的情况下，电荷存储浮置图案130可由能俘获电子的材料制成，诸如SiN，BN或SiBN。在后者的情况下，电荷存储浮置图案130可为不导电的，且可形成得低于本文所示的图案。第二电介质层180可以是中间栅绝缘层，并且可防止在电荷存储浮置图案130中存储的电荷向字线190移动。第二电介质层180可由MO2，0N0, HfxOy，AlxOy，ZrxOy，TaxOy, HfxSi1^xOy, HfjihOyNz等中的一种或多种制成的单层或复合层形成。第二电介质层180可形成在第二隔离层162和电荷存储浮置图案130上。字线190可形成在第二电介质层180上。在图4所示的示例实施例中，空气间隙巧4形成在沟槽105中的每个中，并且空气间隙154由第一隔离层142和第二隔离层162包围。第一隔离层142和第二隔离层162可形成在沟槽105的底面和侧壁上，并在第二电介质层180下，并且空气间隙巧4可形成在沟槽105中。如图所示，第一隔离层142可沿沟槽105的底面和侧壁形成。第二隔离层162 可根据工艺技术由两个或多个材料层形成。图5图示沿多个位线BLO BLn-I延伸的方向截取的截面图。如图5中所示，空气间隙1 可沿器件隔离区形成。在一个实施例中，空气间隙1 可形成在沟槽105中，用以限定器件隔离区。因此，空气间隙1 可部署在器件隔离区的一部分中。如上所述，开口区OR可部署在相邻的串选择线SSL之间或相邻的接地选择线GSL 之间。与开口区OR相对应的区可被绝缘材料填充。因此，与开口区OR相对应的沟槽105的区可被第一隔离层142和第二隔离层162填充。沟槽105的一部分(例如，开口区OR)可被绝缘材料填充，并且空气间隙154可形成在开口区OR之外的区中。接着，参考图6至13来描述根据实施例的NAND型非易失性存储器装置的制造方法。图6至13图示各个中间结构的截面图，用以解释根据实施例的NAND型非易失性存储器装置的制造方法。将省略或简化与上述实施例类似的元件的描述。首先，参考图6，提供衬底100，衬底100具有由多个沟槽105限定的有源区。第一电介质层120和电荷存储浮置图案130可顺序堆叠在衬底100的有源区上。在一个实施方式中，用于形成第一电介质层图案的材料可使用例如化学气相沉积 (CVD)而堆叠在衬底100的有源区上，由此形成第一电介质层图案形成层(未示出)。用于形成第一电介质层图案的材料可以例如是HfxSihOy等。接着，使用例如化学气相沉积(CVD)将用于形成电荷存储浮置图案的材料堆叠在第一电介质层图案形成层上，由此形成电荷存储浮置图案形成层(未示出)。用于形成电荷存储浮置图案的材料可例如是多晶硅等。接着，通过光刻法来图案化第一电介质层图案形成层和电荷存储浮置图案形成层。在该阶段中，可形成限定有源区的多个沟槽105。参考图7，第一隔离层140可形成在包括了多个沟槽105的衬底100上。第一隔离层140可通过例如CVD而共形地形成在多个沟槽105的内壁和底面、在衬底100上被图案化的第一电介质层120以及电荷存储浮置图案130上。第一隔离层140 可由绝缘材料制成。参考图8，可在第一隔离层140上形成牺牲层150以填充多个沟槽105。
牺牲层150可通过例如CVD来形成。牺牲层150在填充多个沟槽105时可形成在具有第一电介质层120和电荷存储浮置图案130的有源区中的第一隔离层140上。牺牲层 150可例如使用硬掩模上旋涂(SOH)或硅氮化物(SiN)来形成。填充多个沟槽105的牺牲层150可包括填充沟槽105下部的第一区以及填充下部之外的部分的第二区。参考图9，可移除牺牲层(图8中的150)的第二区，从而留下第一区。例如，可通过例如深蚀刻工艺来移除在除了沟槽105的下部的部分处形成的牺牲层 150。因此，凹陷区155可形成在第一电介质层120和电荷存储浮置图案130之间。牺牲层150可被部分地移除，使得其保持在足以在沟槽105中形成空气间隙(图4 中的154)的深度。换言之，剩余的牺牲层152的第一区的顶面(也就是，移除了第二区后的牺牲层152的顶面)可与将在后续工艺中形成的空气间隙154的顶面处于同一平面中。参考图10，在第一隔离层140和牺牲层152的第一区上形成第二隔离层160。第二隔离层160可通过例如原子层沉积(ALD)来形成。另外，第二隔离层160可由例如氧化物的绝缘材料制成。虽未示出，但第二隔离层160可由比在后续工艺中沉积的第三隔离层(图13中的170)的阶梯覆盖性差的材料制成。另外，第二隔离层160可由物理坚硬度比第三隔离层170高的材料制成。当在后续工艺中移除了第一至第三隔离层140、160和170的部分时，应当维持由第一隔离层140 和第二隔离层160包围的空气间隙154。因此，在空气间隙巧4上形成的第二隔离层160优选地由相对较硬的材料来形成。第二隔离层160可填充在第一电介质层120和电荷存储浮置图案130之间形成的凹陷区(图9中的155)，并且可形成在第一隔离层140和牺牲层152的第一区上。参考图3至11，包括了开口区OR的掩模图案210形成在衬底100上，并且使用掩模图案210作为蚀刻掩模来移除第二隔离层160，从而暴露牺牲层152的一部分。在图11中，左图是单元块区的局部截面图，而右图是开口区OR的局部截面图。换言之，图11的左图是沿图3的I-I'线截取的截面图，而图11的右图是沿图3的II-II' 线截取的截面图。如图11中所示，掩模图案210可以与开口区OR相对应的区中的开口的形式形成。 因此，可使用掩模图案210作为蚀刻掩模来移除第二隔离层160。因此，作为移除与开口区 OR相对应的第二隔离层160的结果，牺牲层152可暴露在与开口区OR相对应的区中。但是，掩模图案210允许第二隔离层162保留在除开口区OR之外的区中。因此，牺牲层152 可不暴露在除开口区OR之外的区中。掩模图案210的开口可形成在与衬底100的开口区OR相对应的区中，从而允许使用掩模图案210作为蚀刻掩模来选择性地移除第二隔离层162。因此，暴露了与开口区OR相对应的牺牲层152，而未暴露第二隔离层162保留在除开口区OR之外的区中的牺牲层152。参考图12，空气间隙IM可通过移除牺牲层152的第一区而形成在沟槽105中。牺牲层152的第一区可通过掩模图案210的开口区OR移除。如上所述，在与开口区OR相对应的区中的牺牲层152没有通过第二隔离层162暴露，而与开口区OR相对应的牺牲层152被暴露。可通过调整工艺条件(包括工艺时间和蚀刻气体)来移除通过开口区OR暴露的牺牲层152以及在未暴露区中的牺牲层152。可在牺牲层152和第二隔离层162之间使用蚀刻选择性来选择性地移除牺牲层 152。在另一实施方式中，可在牺牲层152和电荷存储浮置图案130之间使用蚀刻选择性来选择性地移除牺牲层152。例如，在使用硬掩模上旋涂(SOH)来形成牺牲层152的情况下， 可使用灰化来了移除在未暴露区以及暴露区中的牺牲层152，或者，在使用硅氮化物层来形成牺牲层152的情况下，可使用磷酸来提高牺牲层152的蚀刻选择性。可移除在开口区OR中的牺牲层152以及在除开口区OR的区中的牺牲层152。如图12中所示，沟槽105可暴露在开口区OR中，而由第一隔离层142和第二隔离层162包围的空气间隙巧4可形成在非开口区的沟槽105中。参考图13，第三隔离层170可形成在衬底100上，以填充开口区OR中的多个沟槽 105中的一些沟槽。在移除牺牲层152之后，暴露的开口区OR的沟槽105可使用例如CVD被第三隔离层170填充。如上所述，第三隔离层170可由比第二隔离层162的阶梯覆盖性高且物理平滑性高的材料制成。返回参考图4，在维持空气间隙154的同时可移除第三隔离层170的至少一部分、 第二隔离层162的至少一部分以及第一隔离层142的至少一部分，并且第二电介质层180 和多个字线190可顺序形成在空气间隙巧4和电荷存储浮置图案130上。可移除第三隔离层170的至少一部分、第二隔离层162的至少一部分以及第一隔离层142的至少一部分，由此暴露电荷浮置图案130的一部分。空气间隙IM可由第一隔离层142和第二隔离层162来保护，从而避免空气间隙IM被损坏。虽然图4图示在空气间隙巧4上仅形成第二隔离层162，但可根据第三隔离层170的移除程度而将第三隔离层 170的一部分(未示出)保留在第二隔离层162上。在另一实施方式中，用于形成第二电介质层图案的材料可使用例如CVD堆叠在空气间隙巧4和电荷存储层图案160上，由此形成第二电介质层180。用于形成第二电介质层图案的材料可例如是ONO等。接着，多个字线190可通过例如CVD形成在第二电介质层180上。多个字线190 可例如由多晶硅制成。通过总结和验证，由于信息通信装置已经变得多功能和高效率，所以大容量和高集成度的非易失性存储器集成电路装置越来越令人期望。因此，期望缩小构成非易失性存储器集成电路装置的存储器单元的尺寸。存储器单元尺寸的缩小可能提高位线方向上的存储器单元的耦合。因此，可能增大单元的分散性，这使得难以对存储单元进行读取。因此， 实施例提供了一种制造具有改善可靠性的非易失性存储器装置的方法以及通过该制造方法制造的具有改善可靠性的非易失性存储器装置。本文已经公开了示例实施例，并且虽然采用了具体术语，但它们仅用于并仅应当被解释为一般说明性含义，并且不用于限制的目的。在一些实例中，对提交本申请的本领域技术人员显而易见的是，可单独使用与特定实施例相结合描述的特征、特性和/或元素，或可与其他实施例相结合描述的特征、特性和/或元件组合使用，除非另外明确指出。因此， 本领域技术人员将理解，在不脱离由下面的权利要求阐明的本发明的精神和范围的情况下，可进行各种形式和细节上的改变。
权利要求
1.一种制造非易失性存储器装置的方法，所述方法包括 提供衬底，所述衬底具有由多个沟槽限定的有源区；在具有所述多个沟槽的所述衬底上形成第一隔离层；在所述第一隔离层上形成牺牲层以填充所述沟槽，所述牺牲层包括填充所述沟槽的下部的第一区以及填充除所述下部之外的部分的第二区； 移除所述牺牲层的所述第二区；在所述第一隔离层和所述牺牲层的所述第一区上形成第二隔离层；通过移除所述牺牲层的所述第一区来在所述沟槽中形成空气间隙；以及在维持所述空气间隙的同时移除所述第一隔离层的一部分和所述第二隔离层的一部分。
2.根据权利要求1所述的方法，其中，在所述沟槽中形成空气间隙的步骤包括形成所述空气间隙，使得所述第一隔离层的另一部分和所述第二隔离层的另一部分包围所述空气间隙。
3.根据权利要求1所述的方法，进一步包括在移除所述第一隔离层的所述部分和所述第二隔离层的所述部分之后，在所述第一隔离层的另一部分和所述第二隔离层的另一部分上形成第二电介质层和字线。
4.根据权利要求1所述的方法，其中，移除所述牺牲层的所述第一区的步骤包括在所述牺牲层和所述第二隔离层之间使用蚀刻选择性来选择性地移除所述牺牲层。
5.根据权利要求1所述的方法，其中，提供衬底的步骤包括在所述有源区上和电荷存储浮置图案上顺序堆叠第一电介质层。
6.根据权利要求5所述的方法，其中，移除所述牺牲层的所述第一区的步骤包括在所述牺牲层和所述第二隔离层之间使用第一蚀刻选择性以及在所述牺牲层和所述电荷浮置图案之间使用第二蚀刻选择性来选择性地移除所述牺牲层。
7.根据权利要求1所述的方法，其中，形成所述牺牲层的步骤包括使用硬掩模上旋涂或硅氮化物层来形成所述牺牲层。
8.根据权利要求1所述的方法，其中提供衬底的步骤包括提供包含至少两个单元块的所述衬底；以及移除所述牺牲层的所述第一区的步骤包括形成包含在所述两个单元块之间限定的开口区的掩模图案；通过使用所述掩模图案作为蚀刻掩模来移除所述第二隔离层来暴露所述牺牲层的一部分；以及通过穿过所述开口区移除所述牺牲层的所述第一区，来在所述沟槽中形成空气间隙。
9.一种制造非易失性存储器装置的方法，所述方法包括提供衬底，所述衬底具有由多个沟槽限定的有源区并包括至少两个单元块； 在所述衬底上形成第一隔离层；在所述第一隔离层上形成牺牲层以填充所述多个沟槽，所述牺牲层包括填充所述沟槽的下部的第一区以及填充除所述下部之外的部分的第二区； 移除所述牺牲层的所述第二区；在所述第一隔离层上和在所述牺牲层的所述第一区上形成第二隔离层； 在所述衬底上形成掩模图案，所述掩模图案包括在所述至少两个单元块之间限定的开口区；通过使用所述掩模图案作为蚀刻掩模移除所述第二隔离层，来暴露所述牺牲层的一部分；通过穿过所述掩模图案的所述开口区移除所述牺牲层的所述第一区，来在所述沟槽中形成空气间隙；以及在所述衬底上形成第三隔离层，以填充与所述开口区相对应的所述多个沟槽中的一些沟槽。
10.根据权利要求9所述的方法，进一步包括在填充与所述开口区相对应的一些沟槽之后，在维持所述空气间隙的同时移除所述第一隔离层的第一部分和所述第二隔离层的第一部分。
11.根据权利要求10所述的方法，其中，在所述沟槽中形成空气间隙的步骤包括形成所述空气间隙，使得所述第一隔离层的第二部分和所述第二隔离层的第二部分包围所述空气间隙。
12.根据权利要求11所述的方法，进一步包括在移除所述第一隔离层的所述第一部分和所述第二隔离层的所述第一部分之后，在所述第一隔离层的所述第二部分上以及所述第二隔离层的所述第二部分上形成第二电介质层和字线。
13.根据权利要求9所述的方法，其中，移除所述牺牲层的所述第一区的步骤包括在所述牺牲层和所述第二隔离层之间使用蚀刻选择性来选择性地移除所述牺牲层。
14.根据权利要求9所述的方法，其中，提供衬底的步骤包括在所述有源区上和电荷存储浮置图案上顺序堆叠第一电介质层。
15.根据权利要求14所述的方法，其中，移除所述牺牲层的所述第一区的步骤包括在所述牺牲层和所述第二隔离层之间使用第一蚀刻选择性以及在所述牺牲层和所述电荷存储浮置图案之间使用第二蚀刻选择性来选择性地移除所述牺牲层。
16.根据权利要求9所述的方法，其中，形成牺牲层的步骤包括使用硅氢氧化物或硅氮化物层来形成所述牺牲层。
17.—种制造存储器装置的方法，包括在衬底中形成第一沟槽和第二沟槽；形成覆盖所述第一沟槽和第二沟槽内表面的第一绝缘层，在其中具有所述第一绝缘层的所述第一沟槽和第二沟槽限定了所述衬底的上表面之下的相应空隙；形成牺牲材料层，所述牺牲材料层形成在所述第一沟槽中，使得所述第一绝缘层处于所述牺牲材料层和所述第一沟槽的壁之间，所述牺牲材料层形成在所述第二沟槽中，使得所述第一绝缘层处于所述牺牲材料层和所述第二沟槽的壁之间，所述牺牲材料层至少部分地填充所述空隙；利用第二绝缘层来覆盖所述第一沟槽和第二沟槽，所述第二绝缘层完全覆盖所述第一沟槽和第二沟槽中的所述牺牲材料层的上表面；以及从所述第一沟槽和第二沟槽中移除所述牺牲材料层，以便在所述第一沟槽和第二沟槽中形成空气间隙，在利用所述第二绝缘层覆盖所述第二沟槽的同时从所述第二沟槽移除所述牺牲材料层，使得所述第二沟槽中的所述空气间隙处于所述第二绝缘层之下。
18.根据权利要求17所述的方法，进一步包括利用在所述第一沟槽上方具有开口的掩模来覆盖所述第二绝缘层，并且使用所述掩模来蚀刻所述第二绝缘层，以便移除所述第一沟槽之上的所述第二绝缘层。
19.根据权利要求18所述的方法，其中，在从所述第一沟槽和第二沟槽移除所述牺牲层之前执行使用所述掩模来移除所述第一沟槽之上的所述第二绝缘层的步骤。
20.根据权利要求18所述的方法，其中，移除所述第一沟槽之上的所述第二绝缘层的步骤包括从所述第二沟槽之上部分地移除所述第二绝缘层，使得所述第二沟槽中的所述空气间隙保持被所述第二绝缘层的一部分覆盖。
全文摘要
一种制造非易失性存储器装置的方法，包括提供衬底，其具有由多个沟槽限定的有源区；在具有多个沟槽的衬底上形成第一隔离层；在第一隔离层上形成牺牲层以填充沟槽，该牺牲层包括填充沟槽的下部的第一区以及填充除下部之外的部分的第二区；移除牺牲层的第二区；在第一隔离层和牺牲层的第一区上形成第二隔离层；通过移除牺牲层的第一区而在沟槽中形成空气间隙；以及在维持该空气间隙的同时移除第一隔离层的一部分和第二隔离层的一部分。
文档编号H01L21/8247GK102468241SQ20111036187
公开日2012年5月23日 申请日期2011年11月15日 优先权日2010年11月15日
发明者朴泳雨, 朴秀振, 李东植, 柳璋铉, 罗宗勋, 郭东华, 金泰瑢, 韩智勋 申请人:三星电子株式会社