专利名称：Cmos硅器件的制作方法
技术领域：
本实用新型涉及微电子领域，尤其涉及一种CMOS硅器件。
背景技术：
随着CMOS工艺的发展，CMOS集成电路成为集成电路发展的主流，在CMOS工艺的发展过程中，形成了标准CMOS工艺。采用标准CMOS工艺制造的一种CMOS硅器件中，N阱 (N-well)周围紧邻着P阱(P-well)。如图IA所示，为现有技术中CMOS硅器件的平面图， 如图IB所示，为现有技术中图IA所示示意图沿AA线的剖面图，该CMOS硅器件包括N阱 11、P阱12和P型硅衬底13，N阱11和P阱12位于P型硅衬底13中，N阱11周围紧邻着 P阱12，N阱11中具有N+注入区111，通过N+注入区111给N阱施加高电压，P阱12中具有P+注入区121，通过P+注入区121将P阱12连接到地。对于0. 18um工艺节点而言，如果给N阱11中的N+注入区111施加超过14V的高电压，P阱12和N阱11形成的二极管就会被击穿，也就是说，P阱12和N阱11所形成的二极管的反向击穿电压只有14V左右。
实用新型内容本实用新型提供一种CMOS硅器件，用以实现在标准CMOS工艺下，提高P阱到N阱的反向击穿电压。本实用新型提供一种CMOS硅器件，包括P型硅衬底；P阱，位于所述P型硅衬底中，所述P阱中具有P+注入区；N阱，位于所述P型硅衬底中，所述N阱和所述P阱由所述P型硅衬底隔离，所述N 阱中具有N+注入区。在本实用新型中，由于在N阱周围都是P型硅衬底，而P型硅衬底的载流子浓度比 P阱的载流子浓度低几个数量级，所以P阱到N阱的反向击穿电压就被提高了。
图IA为现有技术中CMOS硅器件的平面图；图IB为现有技术中图IA所示示意图沿AA线的剖面图；图2A为本实用新型CMOS硅器件第一实施例的平面图；图2B为本实用新型CMOS硅器件第一实施例中图2A所示平面图沿BB线的剖面图；图3为本实用新型CMOS硅器件第二实施例中PMOS管的平面图；图4为本实用新型CMOS硅器件第二实施例中图3所示示意图沿CC线的剖面图。
具体实施方式
[0016]下面结合说明书附图和具体实施方式
对本实用新型作进一步的描述。CMOS硅器件第一实施例如图2A所示，为本实用新型CMOS硅器件第一实施例的平面图，如图2B所示，为本实用新型CMOS硅器件第一实施例中图2A所示平面图沿BB线的剖面图，该CMOS硅器件可以包括N阱11、P阱12和P型硅衬底13。其中，N阱11和P阱12位于P型硅衬底13中， N阱11和P阱12由P型硅衬底13隔开，N阱11中具有N+注入区111，P阱12中具有P+ 注入区121。在本实施例中，由于在N阱11周围都是P型硅衬底13，而P型硅衬底13的载流子浓度比P阱12的载流子浓度低几个数量级，所以P阱12到N阱11的反向击穿电压就被提尚了。CMOS硅器件第二实施例与上一实施例的不同之处在于，为了进一步地改善性能，N阱11和P阱12之间的距离Wp满足如下关系
权利要求1.一种CMOS硅器件，其特征在于，包括 P型硅衬底；P阱，位于所述P型硅衬底中，所述P阱中具有P+注入区；N阱，位于所述P型硅衬底中，所述N阱和所述P阱由所述P型硅衬底隔离，所述N阱中具有N+注入区。
2.根据权利要求1所述的CMOS硅器件，其特征在于，所述N阱和所述P阱之间的距离 Wp满足如下关系
3.根据权利要求1或2所述的CMOS硅器件，其特征在于，所述N阱中还具有两个P+注入区，所述N阱上具有一个多晶硅栅，所述多晶硅栅位于所述两个P+注入区之间。
4.根据权利要求3所述的CMOS硅器件，其特征在于，所述N阱中的P+注入区与所述N 阱的边缘之间的距离Wn2满足如下关系
专利摘要本实用新型涉及一种CMOS硅器件。所述CMOS硅器件，包括P型硅衬底；P阱，位于所述P型硅衬底中，所述P阱中具有P+注入区；N阱，位于所述P型硅衬底中，所述N阱和所述P阱由所述P型硅衬底隔离，所述N阱中具有N+注入区。本实用新型可以在标准CMOS工艺下，提高P阱到N阱的反向击穿电压。
文档编号H01L29/36GK202058738SQ20112008623
公开日2011年11月30日 申请日期2011年3月29日 优先权日2011年3月29日
发明者刘忠志, 向毅海, 曹靖, 白蓉蓉 申请人:北京昆腾微电子有限公司