专利名称：蚀刻方法和装置的制作方法
技术领域：
本发明涉及对形成在基板上的绝缘膜进行蚀刻的方法和装置。
背景技术：
在半导体器件的制造工序中，当对形成在基板上的绝缘膜进行蚀刻时，需要不对底层膜造成破坏的选择比高的蚀刻工序。例如，在双应力衬里(Dual Stress Liner)技术中，当对形成在基板上的氧化硅膜进行蚀刻时，为了不对底层的氮化硅膜造成破坏，需要进行提高了相对于氮化硅膜的氧化硅膜的选择比的蚀刻。双应力衬里(Dual Stress Liner)技术为以氮化硅膜覆盖N沟道场效应管(NChannel Field Effect Transistor),对N沟道场效应管给予拉伸应力，以氮化娃膜覆盖P·沟道场效应管，对P沟道场效应管给予压缩应力(参照专利文献I)。通过对晶体管给予应力来增大晶体管的漏极电流，因此，能够提高晶体管的性能。在该双应力衬里技术中，为了分开制作给予拉伸应力的氮化硅膜和给予压缩应力的氮化硅膜，在基板上依次叠层有(I)氧化硅膜、(2)氮化硅膜、和(3)氧化硅膜。之后，需要对(3)氧化硅膜和(2)氮化硅膜进行蚀刻的工序。蚀刻中，使用将处理气体导入气密的处理容器，使处理气体等离子化，使需要进行蚀刻的绝缘膜暴露于已等离子化的处理气体中的干式蚀刻。如上所述，当对(3)氧化硅膜进行蚀刻时，需要提高相对于(2)氮化硅膜的
(3)氧化硅膜的选择比。为了提高相对于(2)氮化硅膜的(3)氧化硅膜的选择比，作为蚀刻气体，使用同时进行成膜反应和蚀刻反应的CF类或CHF类蚀刻气体。并且，一边维持CF类的沉积物的沉积和蚀刻的平衡，一边进行蚀刻。现有技术文献专利文献专利文献I :日本特开2007-88452号公报
发明内容
发明需要解决的课题但是，如果使用CF类或CHF类蚀刻气体，则在(3)氧化硅膜的蚀刻结束时(过蚀刻结束时)，(2)氮化硅膜的表面依旧沉积有CF类沉积物。当沉积有CF类沉积物时，沉积物成为蚀刻掩膜(etching mask)，从而发生局部性地无法进行底层膜的(2)氮化硅膜的蚀刻的问题。为了解决这个问题，可以考虑使用如下的蚀刻技术，S卩，当(3)氧化硅膜的过蚀刻结束时，产生氧等离子体，使氧等离子体和沉积物反应而去除沉积物。但是，当氧等离子体进行高能的灰化时，(2)氮化硅膜的表面被氧等离子体氧化，在(2)氧化硅膜的表面形成氧化硅膜。如果形成氧化硅膜，则仍然无法进行作为下一个工序的(2)氮化硅膜的蚀刻。但是，即使在用于形成在栅极的侧壁上绝缘膜的蚀刻中，为了按设计制作器件，也需要防止由于氧等离子体而对基板带来破坏(凹陷(recess))。因此，本发明的目的在于，提供一种当对形成在基板上的绝缘膜进行蚀刻时，能够防止对绝缘膜的底层带来氧等离子体的坏影响的蚀刻方法和装置。用于解决课题的技术方案为了解决上述课题，本发明的一个方式为一种蚀刻方法，其为对形成在基板上的绝缘膜进行蚀刻的方法，其包括第一蚀刻工序，使所述绝缘膜暴露于被等离子体化的处理气体中，对所述绝缘膜进行蚀刻，直到厚度方向的中途；沉积物去除工序，使所述第一蚀刻工序结束时残存的绝缘膜暴露于氧等离子体中，去除沉积在所述残存的绝缘膜的表面上的沉积物；和第二蚀刻工序，使所述残存的绝缘膜暴露于被等离子体化的处理气体中，对所述残存的绝缘膜进行蚀刻刻。 本发明的另一个方式为一种蚀刻装置，其为对形成在基板上的绝缘膜进行蚀刻的装置，将处理气体导入气密的处理容器内，在所述处理容器内产生等离子体，由此，使所述绝缘膜暴露在被等离子体化的处理气体中，对所述绝缘膜进行蚀刻，直到厚度方向的中途，然后，将氧气导入所述处理容器内，在所述处理容器内产生等离子体，由此，使所述第一蚀刻工序结束时残存的绝缘膜暴露于氧等离子体中，去除沉积在所述残存的绝缘膜上的沉积物，然后，将处理气体导入所述处理容器内，在所述处理容器内产生等离子体，使所述残存的绝缘膜暴露于被等离子体化的处理气体中，对所述残存的绝缘膜进行蚀刻。发明效果根据本发明，当通过氧等离子体去除绝缘膜上的沉积物时，底层的表面被残存的绝缘膜所覆盖，因此，能够防止对底层产生氧等离子体所致的破坏等的坏影响。尤其是，当对氮化硅膜上的氧化硅膜进行蚀刻时，底层的氮化硅膜的表面被残存的氧化硅膜所覆盖，因此，能够防止氮化硅膜被氧等离子体氧化。而且，由于通过氧等离子体去除氧化硅膜上的CF类沉积物，因此也不会有沉积物成为蚀刻掩膜而局部性地无法进行底层的氮化硅膜的蚀刻的情况。
图I是应用本发明的第一实施方式的蚀刻方法的CMOS晶体管的制造方法的工序图。图2是本发明的第一实施方式的蚀刻方法的工序图。图3是表示不同的压力下的光致抗蚀剂的蚀刻速率的实验结果的图。图4是表示不同的微波功率下的光致抗蚀剂的蚀刻速率的实验结果的图。图5是应用本发明的第二实施方式的蚀刻方法的MOS场效应管的制造方法的工序图。图6是RLSA蚀刻装置的概略截面图。图7是表示RLSA蚀刻装置的电介质窗的距离Z和等离子体的电子温度的关系的曲线。图8是表示狭缝天线(slot atenna)的狭缝图案(slot pattern)的一个例子的俯视图。
具体实施例方式下面参照
本发明的蚀刻方法的第一实施方式。图中，对同样的构成要素标注相同的符号。图I (A) (F)表示应用本发明的第一实施方式的蚀刻方法的半导体器件的制造方法、例如CMOS (Complementary Metal OxideSemiconductor、互补金属氧化物半导体)晶体管的制造方法。如图I (A)所示，在包括硅的基板W上，形成PMOS晶体管203和NMOS晶体管204。基板W被元件分离区域分离为PMOS区域201和NMOS区域202，在PMOS区域201设置有PMOS晶体管203，在NMOS区域202设置有NMOS晶体管204。在NMOS区域202形成有包括多晶硅的栅极205。在栅极205的侧壁，隔着偏置垫片(offsetspacer )206形成有侧壁垫片(sidewall spacer)207。在侧壁垫片207的表面形成有氧化硅膜208。在栅极205的两侧形成有源极·漏极区域209。被源极·漏极区域209夹着的区域为沟道区域210。在PMOS 区域201也形成有栅极211，在栅极211的侧壁隔着偏置垫片212形成有侧壁垫片213。在侧壁垫片213的表面形成有氧化硅膜214。在栅极211的两侧的硅基板W上形成有源极 漏极区域215，被源极·漏极区域215夹着的区域为沟道区域216。上述PMOS晶体管203和NMOS晶体管204通过公知的成膜、蚀刻、光刻(photolithography)、离子注入等的技术形成。在栅极205、211的表面和源极·漏极区域209、215的表面形成有包括NiSi、CoSi或TiSi等的硅化物层。 分开制作对如上所述那样形成的NMOS晶体管204和PMOS晶体管203分别给予拉伸或压缩方向的应力的应力诱发膜,使载流子的迁移率最优化的技术为双应力衬里(DualStress Liner)技术。通过对NMOS晶体管204和PMOS晶体管203的沟道区域施加应力来增大漏极电流，因此能够提高晶体管的性能。如图I⑶所示，首先，在基板W上以覆盖PMOS晶体管203和NMOS晶体管204的方式形成用于给予拉伸应力的氮化硅(SiN)膜220。例如通过化学气相生长(CVD)来形成氮化娃膜220。接着,在氮化娃(SiN)膜220上叠层成为硬质掩膜(hard mask)的氧化娃(SiO2)膜222。例如通过化学气相生长(CVD)来形成氧化硅膜222。接着，在NMOS晶体管204的氧化娃膜222上叠层光致抗蚀剂224。能够通过使用公知的平版印刷(lithography)技术来形成光致抗蚀剂224。如图I (C)所示，以光致抗蚀剂224为掩膜，对PMOS晶体管203上的氧化硅膜222和氮化硅膜220进行蚀刻。从图I (B)至图I (C)的蚀刻工序中，应用本发明的第一实施方式的蚀刻方法。在后面叙述本发明的第一实施方式的蚀刻方法。接着，如图I (D)所示，以覆盖基板W上的PMOS晶体管203和形成有图案(pattening)的氮化娃膜220a和氧化娃膜222a的方式形成用于给予压缩应力的氮化娃膜230。例如通过化学气相生长(CVD)形成氮化硅膜230。接着，由光致抗蚀剂231形成覆盖PMOS晶体管203且不覆盖NMOS晶体管204的掩膜图案。如图I (E)所示，以光致抗蚀剂231为掩膜对NMOS晶体管204上的氮化硅膜230进行蚀刻。该氮化硅膜230的蚀刻为相对于氧化硅或光致抗蚀剂的氮化硅的选择比较高的蚀刻。也可以将本发明的蚀刻方法应用于该氮化硅膜230的蚀刻。接着，如图I (F)所示，以光致抗蚀剂231为掩膜对NMOS晶体管204上的形成图案的氧化硅膜222a进行蚀刻。另外，也可以将本发明的蚀刻方法应用于该氧化硅膜222a的蚀刻。当通过灰化去除光致抗蚀剂时，成为在PMOS晶体管203上形成给予压缩应力的氮化硅膜230a，在NMOS晶体管204上形成给予拉伸应力的氮化硅膜220a的状态。图2表不本发明的第一实施方式的蚀刻方法的工序图。图2详细表不图I (B)至(C)的工序。NMOS晶体管204上叠层有光致抗蚀剂224的基板W (参照图2 (A)被输送至RLSA (Radial Line SlotAntenna、径向线阵列天线)蚀刻装置。RLSA蚀刻装置的特征在于能够生成低电子温度(低能)的等离子体。 在后面叙述RLSA蚀刻装置的结构、特征。在该RLSA蚀刻装置中，对作为PMOS晶体管203上的绝缘膜的氧化硅膜222和氮化娃膜220进行蚀刻。本发明的第一实施方式的蚀刻方法包括对氧化娃膜222的大部分进行蚀刻的第一蚀刻(主蚀刻)工序、去除第一蚀刻工序中在氧化硅膜222上产生的沉积物的作为沉积物去除工序的氧闪蒸(oxygen flash)工序、去除第一蚀刻工序中残留的薄的氧化硅膜222的第二蚀刻(过蚀刻)工序和去除氮化硅膜220的氮化硅膜蚀刻工序。所有工序均在RLSA蚀刻装置内进行。第一蚀刻工序中，将处理气体导入RLSA蚀刻装置的处理容器内，在处理容器内产生处理气体的等离子体，由此，以光致抗蚀剂224为掩膜，对PMOS晶体管203上的氧化硅膜222进行蚀刻(参照图2 (A))。在该第一蚀刻工序中，需要进行提高了相对于氮化硅的氧化硅的选择比的蚀刻，并且需要进行残留光致抗蚀剂224的蚀刻。因此，需要一边使沉积物(CFx等)沉积一边进行蚀刻。并且，在厚度方向对氧化硅膜222进行蚀刻，直到中途。具体而言，以残存的氧化硅膜222的厚度成为蚀刻前的厚度的5 20%的方式，以厚度的数值来说，以残存的氧化硅膜222的厚度成为IOnm以下，优选为5nm以下的方式，对氧化硅膜222进行蚀刻。表I表示第一蚀刻(主蚀刻)工序的处理条件的一个例子。[表 I]
处理气体Ar : 450sccm
CHF3: 50sccm O2: 2sccm 处理容器内压力20mT
微波功率2000W
RF偏压功率85W
基板温度~30V
处理时间3min处理气体的种类由需要进行蚀刻的材料决定，使用将至少包括Ar、He、Ne、Kr和Xe当中的一种的等离子体激励用气体和蚀刻气体混合的气体。蚀刻气体使用将选自CH2F2、CHF3和CH3F的组中的至少一种和选自02、CO、CN以及N2的组中的至少一种进行混合的气体。对氧化硅膜进行蚀刻的此例中，使用Ar、CHF3> O2的混合气体。蚀刻气体之中，如果使用CHF类气体，就会在基板W上产生沉积物。02、C0、CN或N2等用来调整沉积物中的碳成分的量。如图2 (B)所示，当第一蚀刻(主蚀刻)工序结束时，在氮化硅膜220上残留有薄的氧化硅膜222，在氧化硅膜222上产生CF类沉积物225。沉积物225至少包括碳和氟，并在第一蚀刻工序期间沉积在氧化硅膜222上。为了去除沉积物225，进行去除沉积物225的氧闪蒸工序。在此，氧闪蒸是指，使低能的氧等离子体暴露在被处理膜上。由此，能够去除沉积物。在去除沉积物225的氧闪蒸工序中，在RLSA蚀刻装置内产生氧等离子体(O2flash)。即，将氧气导入RLSA蚀刻装置的处理容器内，在处理容器内产生氧等离子体。当沉积物225暴露于氧等离子体中时，等离子体中的氧自由基(radical)和沉积物225反应，成为二氧化碳和水，蒸发、并且被排气而去除。在氮化硅膜220上，残留有薄的氧化硅膜222，因此，即使经过氧闪蒸，氮化硅膜220的表层也不会被氧化，氧化硅也不会变质。当然，氧化硅膜222本来就已被氧化，因此，即使进行氧闪蒸，也几乎没有变化。在此，假设不进行氧闪蒸，则在氧化硅膜222的蚀刻结束时，在氮化硅膜220的表面沉积CF类沉积物。如果沉积CF类沉积物，CF类沉积物就成为蚀刻掩膜，从而局部性地无法进行氮化硅膜220的蚀刻。通过去除CF类沉积物，能够防止这种情况。而且，当进行氧闪蒸时，在氮化硅膜220的表面残留有薄的氧化硅膜222。因此，能够防止氮化硅膜220的表面被氧等离子体氧化。沉积物是在表2所示的条件下进行氧等离子体处理的。[表2]
权利要求
1.一种蚀刻方法，其为对形成在基板上的绝缘膜进行蚀刻的方法，该蚀刻方法的特征在于，包括 第一蚀刻工序，使所述绝缘膜暴露于被等离子体化的处理气体中，对所述绝缘膜进行蚀刻，直到厚度方向的中途； 沉积物去除工序，使所述第一蚀刻工序结束时残存的绝缘膜暴露于氧等离子体中，去除沉积在所述残存的绝缘膜的表面上的沉积物；和 第二蚀刻工序，使所述残存的绝缘膜暴露于被等离子体化的处理气体中，对所述残存的绝缘膜进行蚀刻。
2.如权利要求I所述的蚀刻方法，其特征在于 所述绝缘膜为叠层在氮化硅膜上的氧化硅膜， 在所述第一蚀刻工序和所述第二蚀刻工序中，对所述氧化硅膜进行蚀刻。
3.如权利要求2所述的蚀刻方法，其特征在于 所述蚀刻方法还包括氮化硅膜蚀刻工序，将所述氮化硅膜暴露于被等离子体化的处理气体中，对所述氮化硅膜进行蚀刻。
4.如权利要求2或3所述的蚀刻方法，其特征在于 所述蚀刻方法为用于形成应力诱发层的蚀刻方法，所述应力诱发层对形成在基板上的N沟道场效应管(Field Effect Transistor)和P沟道场效应管中的至少一方给予应力。
5.如权利要求I所述的蚀刻方法，其特征在于 所述基板为硅基板， 所述绝缘膜为形成在所述硅基板上的氮化硅膜或氧化硅膜。
6.如权利要求5所述的蚀刻方法，其特征在于 所述蚀刻方法为用于在栅极电极的侧壁形成偏置垫片或侧壁垫片的蚀刻方法。
7.如权利要求I所述的蚀刻方法，其特征在于 所述氧等离子体为由微波激励的等离子体， 所述微波经由在收纳基板的处理容器的顶部的电介体窗的上表面设置的狭缝天线的多个狭缝被导入所述处理容器的处理空间， 进行所述沉积物去除工序时的所述处理容器的压力为lOOmTorr (13. 33Pa)以上。
8.如权利要求I所述的蚀刻方法，其特征在于 所述氧等离子体为由微波激励的等离子体， 所述微波经由在收纳基板的处理容器的顶部的电介体窗的上表面设置的狭缝天线的多个狭缝被导入所述处理容器的处理空间， 进行所述沉积物去除工序时的所述微波的发生源的功率为3000W以下。
9.如权利要求I所述的蚀刻方法，其特征在于 所述第一蚀刻工序、所述沉积物去除工序和所述第二蚀刻工序在同一处理容器内进行。
10.一种蚀刻装置，其为对形成在基板上的绝缘膜进行蚀刻的装置，该蚀刻装置的特征在于 将处理气体导入气密的处理容器内，在所述处理容器内产生等离子体，由此，使所述绝缘膜暴露在被等离子体化的处理气体中，对所述绝缘膜进行蚀刻，直到厚度方向的中途，然后，将氧气导入所述处理容器内，在所述处理容器内产生等离子体，由此，使所述第一蚀刻工序结束时残存的绝缘膜暴露于氧等离子体中，去除沉积在所述残存的绝缘膜上的沉积物， 然后，将处理气体导入所述处理容器内，在所述处理容器内产生等离子体，使所述残存的绝缘膜暴露于被等离子体化的处理气体中，对所述残存的绝缘膜进行蚀刻。
11.如权利要求10所述的蚀刻装置，其特征在于，包括 处理容器，在顶部具有透过微波的电介体窗，并且能够将该处理容器内部保持气密； 载置台，其设置于所述处理容器的内部，载置基板； 狭缝天线，其设置于所述处理容器的所述电介体窗的上表面，经由多个狭缝向所述处理容器的处理空间导入微波； 微波发生器，其产生规定的频率的微波； 微波导入路，其将所述微波发生器所产生的微波传导至所述狭缝天线； 处理气体导入单元，其将从处理气体供给源供给的处理气体导入所述处理容器；和排气单元，其使导入所述处理容器内的处理气体从比载置于所述载置台上的基板的上表面更靠下方的排气口排出。
全文摘要
本发明提供一种当对形成在基板上的绝缘膜进行蚀刻时能够防止在绝缘膜的底层产生氧等离子体的坏影响的蚀刻方法。本发明的蚀刻方法包括第一蚀刻工序，使绝缘膜(222)暴露于被等离子体化的处理气体中，对绝缘膜(222)进行蚀刻，直到厚度方向的中途；沉积物去除工序，使第一蚀刻工序结束时残存的绝缘膜(222)暴露于被氧等离子体中，去除沉积在残存的绝缘膜(222)的表面上的沉积物；和第二蚀刻工序，使残存的绝缘膜(222)暴露于被等离子体化的处理气体中，对残存的绝缘膜(222)进行蚀刻。
文档编号H01L29/78GK102959692SQ20118003282
公开日2013年3月6日 申请日期2011年4月19日 优先权日2010年6月29日
发明者小津俊久 申请人:东京毅力科创株式会社