专利名称：场效应晶体管的制作方法
技术领域：
本发明涉及采用了例如在民用设备的电源电路等中用到的功率晶体管所能适用的III族氮化物半导体的场效应晶体管。
背景技术：
以氮化镓(GaN)为代表的化合物半导体、即III族氮化物半导体与硅(Si)或者砷化镓(GaAs)等相比，带隙、绝缘击穿电场以及电子饱和漂移速度均大。另外，在由形成在以面方位的(0001)面(=C面)为主面的基板上的氮化铝镓(AlGaN)/氮化镓(GaN)构成的异质结结构中，因自发极化以及压电极化会在异质结界面产生二维电子气(2-DimensionalElectron Gas 2DEG)，即便没有掺杂杂质，也可获得I X IO13CnT2以上的薄层载流子浓度。将该高浓度的二维电子气用作载流子的场效应晶体管(Field Effect Transistor FET)近年来备受关注，从而提出了各种结构。GaN系FET虽然能够实现损耗少的功率晶体管，但是由于元件面积较大，因此较之高价的蓝宝石基板更期望在硅(Si)或者石墨(C)等廉价的导电性基板上成膜。然而，若在这些异种基板上使GaN系的氮化物半导体成膜，则因基板与氮化物半导体的晶格常数以及热膨胀率的差异，容易产生氮化物半导体的膜厚越大则晶片越容易翘起或者在生长后的半导体膜中出现裂缝这样 的问题。为此，以尽可能薄的膜厚确保耐压以及可靠性很重要。图12表示现有技术中的具有AlGaN/GaN异质结结构的场效应型晶体管的示意性剖面结构(例如，参照专利文献I。) O如图12所示，现有技术中的采用了 III族氮化物半导体的场效应晶体管具有在基板11上依次形成的、低温GaN缓冲层12、由GaN或者AlGaN构成的高电阻缓冲层13、未掺杂GaN层14以及未掺杂AlGaN层15。在未掺杂AlGaN层15上形成有由Ti以及Al构成的源电极16以及漏电极18。进而，由N1、Pt以及Au构成的栅电极17形成于未掺杂AlGaN层15上的源电极16与漏电极18之间的区域中。具有这种结构的场效应晶体管将形成于未掺杂AlGaN层15与未掺杂GaN层14之间的界面处的二维电子气用作载流子。如果在源电极16与漏电极18之间施加电压，则沟道内的电子从源电极16朝向漏电极18移动。此时，控制施加给栅电极17的电压，通过改变未掺杂AlGaN层15中的栅电极17正下方的耗尽层的厚度，从而能够控制从源电极16向漏电极18移动的电子、即漏极电流。已知在采用了 GaN系半导体的FET中，可观测到被称作电流崩塌的现象，故在器件工作时会成为问题。该现象是一旦在源极与漏极之间、源极与栅极之间或者漏极与基板之间等施加较强的电场，则之后源极与漏极之间的沟道电流减少的现象。在专利文献I中，使导通状态下的漏极与源极之间的电压在OV IOV以及OV 30V内进行扫描，并将所获得的电流值的比率定义为电流崩塌值。另外，还记载了如果将向高电阻缓冲层13添加的碳的浓度设为IO17CnT3以上且102°cm_3以下、或者将从二维电子气层到高电阻缓冲层13的上表面为止的厚度(以下称作沟道层)设为0.05 μ m以上，则电流崩塌成为在实用上不会成为问题的水平。另一方面，记载了如果将高电阻缓冲层13的碳浓度设为IO17CnT3以上、且沟道层的厚度设为Iym以下，则也能够确保商用电源所需的耐压400V以上。在先技术文献专利文献专利文献1:日本特开2007-251144号公报非专利文献非专利文献 I Kazuaki Kunihiro, Kensuke Kasahara, Yuji Takahashi, andYasuo Ohno, " Experimental Evaluation of Impact Ionization Coefficients inGaN"，IEEE ELECTRON DEVICE LETTERS, VOL. 20，NO. 12，p.609，1999.
发明内容
(发明想要解决的问题)在上述的现有例中，利用基于导通状态下的电压扫描的测量来定义电流崩塌，并设定了沟道层的厚度的下限值等。然而，除了依赖于导通状态下的电流的电流崩塌之外，在GaN系FET中还存在高电压转换(switching )时所产生的电流崩塌,耐压越高则转换时的电流崩塌越发增大。对于功率晶体管的用途而言，如逆变器那样反复进行导通截止状态来控制电力的情况较多。因此，在所使用的耐压的范围内，如果不能充分地抑制从截止状态向导通状态转换时所产生的电流崩塌，则会产生高电压下的功率损耗的增大以及电特性中的再现性的劣化等问题。本发明鉴于上述问题而完成，其目的在于提供一种能够有效地抑制由III族氮化物半导体构成的场效应晶体管中的高电压转换时的电流崩塌。(用于解决问题的手段)为了达成上述目的，本发明涉及的场效应晶体管具备具备基板；第一 III族氮化物半导体层，其形成在基板上；第二 III族氮化物半导体层，其形成在第一 III族氮化物半导体层上，且带隙大于第一 III族氮化物半导体层；形成在第二 III族氮化物半导体层上的源电极及漏电极、以及形成在源电极与漏电极之间的栅电极；和场板，其在第二 III族氮化物半导体层上被设置为与栅电极或者源电极连接，且覆盖栅电极中的漏电极侧的端部，第一 III族氮化物半导体层至少在栅电极中的漏电极侧的端部的下侧区域，具有碳浓度低于IXlO17cnT3的低碳浓度区域，在将从基板的上表面到包括第一 III族氮化物半导体层以及第二 III族氮化物半导体层在内的漏电极为止的III族氮化物半导体层的厚度设为dl ( μ m)、将低碳浓度区域的厚度设为d2 ( μ m)、将工作耐压设为Vm(V)时，满足Vm/(110 -dl)彡d2 < Vm/(110 -(11)+0. 5的关系，且在将缓和状态下的导通电阻设为Ron0、将从工作电压Vm下的截止状态过渡至导通状态的100 μ s后的导通电阻设为Rm时，作为电流崩塌值的指标的Rm与Rmtl之比的值为RraZRmtl ( 3。根据本发明的场效应晶体管，在将第一 III族氮化物半导体层与第二 III族氮化物半导体层之间的界面及其附近作为沟道的场效应晶体管中，在能避免晶片翘起或裂缝的临界膜厚以下的膜厚下，即便在较高的工作电压下，也能够抑制转换时的电流崩塌。在本发明的场效应晶体管中，第一 III族氮化物半导体层中的低碳浓度区域的厚度不均匀，在低碳浓度区域中，场板中的漏电极侧的端部的下侧部分的厚度最大。
由此，直到高电压也能够抑制电流崩塌的同时，能够减少漏电流。在该情况下，也可以是在低碳浓度区域中，源电极侧的下侧部分的厚度最小。如此，能够进一步抑制漏电流。在本发明的场效应晶体管中，也可以在低碳浓度区域中，在从栅电极的栅极长度方向的中央部的下侧位于源电极侧的区域中，形成有添加提高第一 III族氮化物半导体层的绝缘性的杂质而构成的高电阻区域。由此，根据高电阻区域能够抑制电流泄漏。在该情况下，杂质也可以是铁、硼、镁、锌以及铷之中的至少一种。本发明的场效应晶体管也可以还具备形成在基板与第一 III族氮化物半导体层之间的至少一层缓冲层。由此，能够良好地控制第一 III族氮化物半导体层中的结晶性。在该情况下，缓冲层也可以包括从基板侧起依次形成的、分别由III族氮化物半导体构成的第一 缓冲层、第二缓冲层以及第三缓冲层。在该情况下，也可以在将第一缓冲层的带隙设为Egl、第二缓冲层的带隙设为Eg2、第三缓冲层的带隙设为Eg3时，Egl > Eg2 > Eg3。另外，在该情况下，缓冲层的碳浓度也可为IO18CnT3以上。另外，在该情况下，缓冲层的碳浓度也可为IO19CnT3以上且IO21CnT3以下。由此，能够确保场效应晶体管的耐压。(发明效果)根据本发明涉及的场效应晶体管，能够实现可抑制高电压下的转换时的电流崩塌的闻耐压的场效应晶体管。
图1是表示本发明的一实施方式涉及的由III族氮化物半导体构成的场效应晶体管的示意性剖视图。图2是表示对本发明的一实施方式涉及的场效应晶体管中的转换(switching)时的电流崩塌进行评价的评价系统(测量电路)的结构图。图3是表示本发明的一实施方式涉及的驱动电压与电流崩塌之间的关系的特性图。图4(a)以及图4(b)是对本发明的一实施方式涉及的场效应晶体管的电场强度分布进行分析后的分布图，图4(a)是驱动电压为160V时的分布图，图4(b)是驱动电压为400V时的分布图。图5是表示本发明的一实施方式涉及的场效应晶体管中的场板(field plate)的端部的深度与电场强度之间的关系的分布图。图6是对本发明的一实施方式涉及的场效应晶体管中的转换时的电流崩塌发生劣化的阈值电压与膜厚之间的关系进行调查后的散布图。图7是表示能对本发明的一实施方式涉及的场效应晶体管中的转换时的电流崩塌进行抑制的半导体层的厚度的范围的特性图。图8是表示本发明的一实施方式的第一变形例涉及的场效应晶体管的示意性剖视图。图9 (a) 图9 (c)是表示第一变形例涉及的场效应晶体管的制造方法的主要部分的工序的剖视图。图10是表示本发明的一实施方式的第二变形例涉及的场效应晶体管的示意性剖视图。图11 (a) 图11 (C)是表示第二变形例涉及的场效应晶体管的制造方法的主要部分的工序的剖视图。图12是表示现有技术中的采用了 III族氮化物半导体的场效应型晶体管的示意性剖视图。
具体实施例方式(一实施方式)参照图1 图7，说明本发明的一实施方式涉及的场效应晶体管。如图1所示，本实施方式涉及的场效应晶体管FET100隔着在基板101的主面上依次形成的半绝缘性的第一缓冲层102a、第二缓冲层102b以及第三缓冲层102c而具有由第一 III族氮化物半导体构成的第一半导体层103、以及由带隙大于第一 III族氮化物半导体的第二 III族氮化物半导体构成的第二半导体层104。在第二半导体层104上，彼此隔开间隔而形成源电极105以及漏电极107。在第二半导体层104上的源电极105与漏电极107之间的区域内形成有栅电极106。此外，在此，在第二半导体层104与栅电极106之间设置P型GaN层110。这样，通过在第二半导体层104与栅电极106之间设置P型GaN层110，从而阈值电压向正侧增大，FET100成为常关(normally-off)型的晶体管。在此，将从基板101的上表面到包括各缓冲层102a 102c、第一半导体层103以及第二半导体层104在内的漏电极107为止的半导体层的总膜厚设为dl ( μ m)，将作为低碳浓度层的第一半导体层103的厚度设为d2。从制造成本方面考虑，优选基板101采用主面的面方位为(111)面且由硅构成的基板。此外，基板101也能够采用碳化硅(SiC)或者石墨(C)。为了缓和因基板101与第一半导体层103的晶格常数的差异而引起的应力，由此控制第一半导体层103的结晶性，设置半绝缘性的各缓冲层102a、102b以及102c。例如，第一缓冲层102a可为氮化铝(AlN)，第二缓冲层102b可为将Α1χ6&1_χΝ/Α1#&1ιΝ成对地层叠多个而成的超晶格结构、或者多层AlGaN。另外，第三缓冲层102c可为GaN或者包含少量Al的AlGaN等。此外，各缓冲层102a、102b以及102c的材料虽然可以适用III族氮化物之中的AlxGai_xN(其中，O彡X彡I)，但是即便是氮化硼(BN)等其他材料，如果能适用于结晶性的控制，则也可以加以使用。其中，因为各缓冲层102a、102b以及102c必须为半绝缘性，所以若是AlxGai_xN，则需要利用碳(C)等杂质进行高电阻化。因此，各缓冲层102a、102b以及102c在添加碳的情况下，为了确保耐压，优选具有IO18CnT3以上，更优选具有IO19CnT3以上且IO21CnT3以下的碳浓度。另外，在将第一缓冲层102a的带隙设为Egl、第二缓冲层102b的带隙设为Eg2、第三缓冲层的带隙设为Eg3时，优选满足以下的(式I)的关系。Egl > Eg2 > Eg3…(式 I)
形成在第三缓冲层102c上的第一半导体层103由以GaN为主成分的III族氮化物半导体构成，但是并不限于GaN，也可以是包含若干In或者Al的InAlGaN。另外，也可以是在Al组成小的AlGaN上层叠GaN、或者在GaN上层叠InGaN的层叠结构。此外，为了减少电流崩塌，第一半导体层103是碳浓度为8X IO16CnT3以下的低碳浓度层。另外，在形成所谓的低碳浓度层的成膜条件下，生长速率变得极慢的情况较多，因此第一半导体层103在能减少电流崩塌的条件下尽可能形成得较薄可提高生产率。第二半导体层104由带隙大于第一半导体层103的AlGaN或者AlInGaN构成，其厚度为25nm 60nm程度。在第二半导体层104上，设置通过化学气相沉积(CVD)法等成膜的、由氮化硅(SiN)、二氧化硅(SiO2)或者氧化铪(HfO2)等构成的绝缘膜108。栅电极106例如由钼(Pt)或者钯(Pd)与金(Au)的层叠膜构成，欧姆连接的源电极105与漏电极106例如能够采用钛(Ti)和铝(Al)的层叠膜。在绝缘膜108中的栅电极106的上侧部分,设置有露出该栅电极106的上表面的开口部。进而，在绝缘膜108上形成有一端被填充于开口部且另一端延伸至漏电极107侧的场板109。场板109能够防止向栅电极106的端部施加较高的电场，具有减轻电流崩塌的效果。在本实施方式中，通过电场强度最容易变高且由金属或者半导体形成的导电膜来构成场板109，上述金属或者半导体覆盖栅电极106中的漏电极侧的端部到栅电极106与漏电极107之间的中间部。此外，场板109也可如图1那样与栅电极106导通，另外也可与源电极105导通。
以下，说明这样构成的场效应晶体管FET100的制造方法的一例。如图1所示，例如通过有机金属气相沉积(MOCVD)法，在主面的面方位为(111)面且由P型硅构成的基板101的主面上，通过外延生长，使第一缓冲层102a到第二半导体层104依次成膜。在此，III族原料采用三甲基镓(TMG)、三乙基镓(TAG)以及三甲基铝(TMA)。V族原料(氮原料)采用氨(Mg，载流子气体采用氢(H2)或者氮(N2)。第一缓冲层102a采用厚度约为200nm的A1N，第二缓冲层102b将层叠了厚度为5nm的Ala2Gaa8N和厚度为20nm的GaN的超晶格设为50对，将总膜厚设为1. 25 μ m。第三缓冲层102c采用厚度约为I μ m的GaN。将各缓冲层102a 102c的成膜温度设为1100°C。根据二次离子质谱仪(Secondary Ion Mass Spectroscopy :SIMS)的元素分析,各缓冲层102a 102c 的碳浓度为 I X IO18Cm 3 5 X IO19Cm 3。其次，在第三缓冲层102c上使由GaN构成的第一半导体103成膜，接下来，在第一半导体103上使由厚度约为50nm的Ala2Gaa8N构成的第二半导体层104成膜。关于第一半导体层103中的碳浓度，如果将成膜温度、原料中的V族/III族比的值、以及压力均设定得较高，则能够降低各半导体层103、104中的碳浓度。其次，在第二半导体层104上使掺杂了镁(Mg)的P型GaN层110成膜。然后，利用光刻法以及蚀刻法，对P型GaN层110进行规定的图案化。接着，在第二半导体层104中的P型GaN层110的两侧方的区域内，利用电子束(EB)蒸镀法以及公知的微细加工技术，形成由Ti/Al的层叠膜构成的源电极105以及漏电极107。然后，利用EB蒸镀法以及公知的微细加工技术，在P型GaN层110上形成由Pd/Au构成的栅电极106。其中，源电极105、漏电极107和栅电极106的形成顺序并没有特别限定。接着，利用热CVD法，在包括源电极105、漏电极107以及栅电极106的第二半导体层104上，使由厚度为IOOnm的氮化硅构成的绝缘膜108成膜。然后，利用光刻法以及蚀刻法，在成膜后的绝缘膜108中的源电极105、漏电极107以及栅电极106的上侧部分，形成接触形成用的开口部。接下来，通过真空蒸镀法等，形成从绝缘膜108上的栅电极106的上侧的开口部向漏电极107侧延伸的、由Ti/Au构成的场板109。针对如以上那样制作出的本实施方式涉及的场效应晶体管FET100，本申请发明人改变施加电压以及温度来评价了转换动作时的电流崩塌，并潜心研讨了能够改善转换动作时的电流崩塌的结构。因结晶缺陷、或者被由杂质构成的电荷陷阱捕获的电子妨碍二维电子气(2DEG)的形成，因此产生电流崩塌。虽然氮化镓(GaN)中的碳(C)能够形成能级深的陷阱，从而捕获GaN中的电子而使其高电阻化，但是另一方面却成为电流崩塌的原因。因此，可获得如下认知对于抑制电流崩塌而言低碳浓度层(第一半导体层103)是有效的，但是因截止电压(漏极源极间电压)却导致如果不使其厚度最佳化则无法消除电流崩。图2示出用于评价的评价系统(测量电路)。如图2所示，FET100的漏极端子与负载电阻Rd串联连接，且对测量电路的整体施加驱动电压Vdd。测量电路对应于例如FET100与照明装置串联连接且通过控制FET100的占空比来控制该照明装置的照明度时的电气电路。
S卩，控制FET100的栅极与源极间电压Ves，以使FET100在导通状态与截止状态之间转换，由电流探头读取漏极端子的电压Vd以及电流值Id。由此，根据FET100中的导通电阻R = Vd/Id的关系，能够决定导通电阻R 。使FET100仅在规定时间例如150秒内成为截止状态之后，转换成导通状态，然后立刻测量100 μ s后的导通电阻。在使驱动电压Vdd从5V左右的低电压起逐渐增加的同时，反复测量导通电阻。在驱动电压Vdd极其低的情况下，由于几乎不会发生电流崩塌，因此将驱动电压Vdd = 5V时的导通电阻设为缓和状态的导通电阻Rmtl,将比较高的驱动电压Vdd下的Rm除以该导通电阻Rmtl而得到的比值、即Rm/Rm(l的值设为Ron比，作为电流崩塌值的指标。因此，如果Rm比的值接近于1，则电流崩塌小，另外Rm比的值越大于I则电流崩塌就越大。图3是在图1所示的FET100的结构中，针对将作为低碳浓度层的第一半导体层103的厚度d2改变4次而制作出的多个FET，在125°C的温度下，横轴取驱动电压Vdd、纵轴取Rm比的对数值而得到的特性图。在图3中，符号301所不的曲线表不将第一半导体层103的厚度d2设为O. 6 μ m、第一半导体层103中的碳浓度设为2 X IO17CnT3这样较大的值的情况。该情况下的Rm比从低电压起大致线性地增加。与之相对，在碳浓度均低于I X1017cm_3、例如为I X IO16 9 X IO16Cm'符号302所示的厚度d2为O. 5 μ m的曲线、符号303所示的厚度为O. 75 μ m的曲线、以及符号304所示的厚度d2为1. O μ m的曲线中，在处于各自的阈值电压Vth以下时电流崩塌非常小，但是在处于阈值电压Vth以上时电流崩塌剧增。另外可知，第一半导体层103的厚度d2越大，则阈值电压Vth越增大。此外，在厚度d2 = O. 5μπι、0. 75μπκ以及1.Oym的情况下，阈值电压Vth的值分别为225V、280V以及330V。在此，由二次离子质谱仪(SIMS)测量碳浓度，IXlO16 9X1016cnT3的一半为测量界限。因此，在低于接近于测量界限的IX IO17CnT3的低碳浓度层，从第一半导体层103与第二半导体层104的边界面起向下侧设置的情况下，如曲线302至304所示那样，直到高电压，电流崩塌变低，观测与阈值电压的依赖性。本申请发明人通过数值计算FET元件内部的电场强度分布，考察了上述现象的原因。图4(a)以及图4(b)表示其结果。在此，作为一例，图4(a)表示驱动电压Vdd为160V时的FET兀件的电场强度分布，图4 (b)表不驱动电压Vdd为400V时的FET兀件的电场强度分布。此外，在图4(a)以及图4(b)中，作为参考附加了电场强度的数值(单位V/m)。比较图4(a)与图4(b)可知，虽然表示电场强度的等高线均发生了变化，但是场板109的右侧(漏电极107侧)的端部附近的电场强度的变化大。图5是表示改变驱动电压Vdd而得到了图4 (b)所示的与场板109的右侧的端部仅相隔0.2μπι的部位(单点划线Α)处的截面的电场强度的图表。在图5中，以第二半导体层104的表面作为Oym来使横轴取深度Y ( μ m)，纵轴取电场强度(V/cm)的对数表示法，在各曲线上记载了驱动电压Vdd的值。根据图5可知，在第二半导体层104的较深的区域内电场强度的变化小，相反，在第二半导体层104的靠近表面的区域内，越靠近该表面则电场强度越急剧增高。在图5的图表中，在图3中电流崩塌剧增的驱动电压Vdd(=阈值电压Vth)所对应的曲线上，将横轴与第一半导体层103的厚度d2分别一致的点绘制成菱形的点302、303以及304。即、，各菱形的点302、303以及304表示在施加了电流崩塌剧增的驱动电压Vdd时的、第一半导体层103与第三缓冲层102c之间的界面处的电场强度。因此，由图5可知，在第一半导体层103与第三缓冲层102c之间的界面处的电场强度超过了 O. 8X 106V/cm lX106V/cm时，电 流崩塌剧增。该电场强度与GaN的碰撞离子化系数(表示通过电子的单位距离飞跃而生成几个电子空穴对的系数)增大而开始产生因雪崩击穿引起的泄漏电流的电场强度相一致(例如，参照上述的非专利文献I)。由此认为，在截止电压变高时电流崩塌剧增的原因在于，伴随着截止电压的增大，强电场向较深的层扩散，虽然因碰撞离子化而产生电荷，但是在碳浓度处于5X1016cnT3以下的低碳浓度层、即第一半导体层103中，电流崩塌几乎不怎么发生劣化(恶化)，由于强电场到达碳浓度高的第三缓冲层102c，因此电流崩塌剧增。相反地，可以说为了将电流崩塌抑制到在实用中不会成为问题的程度，只要将施加给碳浓度高的缓冲层在此是第三缓冲层102c中的、尤其是栅电极106的漏电极107侧的端部或者场板109的漏电极107侧的端部的电场强度设为IX IO5 9X 105V/cm的前一半、即5X 105V/cm以下,就能够抑制电流崩塌。为了抑制施加给第三缓冲层102c的电场强度，也可增大第一半导体层103的厚度d2，以使该第三缓冲层102c远离第一半导体层103与第二半导体层104之间的界面。或者，也可增大包括各缓冲层102a 102c、第一半导体层103以及第二半导体层104在内的半导体层的总膜厚dl。图6示出将阈值电压Vth分别不同的多个FET元件加热到温度125°C，将电流崩塌剧增的阈值电压Vth取作横轴，将该阈值电压Vth除以dl与d2之积而得到的比值a =Vth/(dl *d2)绘制在纵轴上所获得到的散布图。具体而言，采用二次离子质谱仪(SIMS)以及剖面扫描电子显微镜(Scanning Electron Microscope :SEM),测量通过同一工序制作出的多个样品的碳浓度低于IXlO17cnT3的低碳浓度层的厚度d2、和半导体层的总膜厚dl。进而，是根据图2所示的评价系统，将各样品的温度设定成125°C来分别测量电流崩塌，并将该电流崩塌剧增的电压绘制成阈值电压Vth所获得到的图表。如图6所示，α虽然以平均值110为中心略有偏差，但是却不依赖于阈值电压Vth，取固定的值。即，阈值电压Vth与dl *(12之积成正比。由于在阈值电压Vth以下的电压范围内电流崩塌小，因此针对于工作耐压Vm，如果在Vm < Vth彡α X (dl · d2)的范围内制作dl、d2，则能够将电流崩塌抑制在实用中不会成为问题的程度。此外，虽然图6假了使用温度为125°C的情况，但是如果使用温度发生变化，则电流崩塌剧增的阈值电压Vth也会发生变化。例如，在温度为25°C的情况下，阈值电压Vth成为温度为125°C时的1. 45倍，而在温度为50°C的情况下，阈值电压Vth成为温度为1251时的1.25倍。因此，作为即便在使用温度为125°C这样的高温下也能稳定工作的FET的条件式，只要满足(式2)即可。V111 彡 IlOX (dl · d2)...(式 2)图7是横轴取半导体层的总膜厚dl，纵轴取作为低碳浓度层的第一半导体层103的厚度d2，针对不同的工作耐压Vm而描绘了(式2)的相关图。在图7中，工作耐压Vm*别为200V、400V、600V以及800V时的边界成为双曲线401 404。虽然总膜厚dl以及厚度d2都厚的情形可减轻电流崩塌，但是 总膜厚dl中存在因基板101或者半导体的膜结构等而产生翘起或裂缝的临界膜厚，比该临界膜厚略薄且能稳定地成膜的膜厚成为总膜厚dl的上限。例如，在图7中，在总膜厚dl为3. 5 μ m、且工作耐压Vm = 400V时，能抑制电流崩塌的低碳浓度层的厚度d2的下限值约为1. 04 μ m。另外，即便在工作耐压Vm为200V的情况下，需要使低碳浓度层的厚度d2在O. 5 μ m以上。现有例所示的如果将低碳浓度层的厚度d2设为O. 05 μ m以上则以导通电压进行扫描时的电流崩塌不成问题是指，该值的数量级不同。认为其原因在于，在现有例中，在导通状态时，2DEG存在于源极与漏极之间的整体中，且较强的电场不会向较深的层扩散。与之相对，产生的机理不同于本发明所要解决的课题、即转换时的电流崩塌，故可以说是另一课题。如前述那样，由于低碳浓度层的成膜速率变慢，在半导体层厚时泄漏容易增加，因此优选低碳浓度层的厚度d2尽可能薄。因此，在工作耐压Vm的范围内能抑制电流崩塌的低碳浓度层的厚度d2，最好在(式2)的下限值上估计O. 5μπι的富余而成为(式3)的范围。Vm/(110 · dl)彡 d2 < Vm/(110 · dl)+0. 5...(式 3)如果工作耐压Vm变得非常大，则根据(式3)可知低碳浓度层的厚度d2变大，但是在如图1的结构那样作为低碳浓度层的第一半导体层103的厚度d2均匀时，漏电流会增加。根据图4所不的电场强度分布可知,强电场产生于栅电极106与场板109的漏电极107侧的端部，其他区域的电场强度较弱。在设置场板109时，栅极端的电场强度以固定值饱和，电场强度处于O. 5X106V/cm以上是直到与半导体层的表面相距的深度为O. 5μπι左右时才出现。另一方面，驱动电压Vdd越高，场板109的漏电极107侧的端部附近的电场强度越向较深的层扩展。因此，如果加厚作为低碳浓度层的第一半导体层103中的场板109的漏电极107侧的端部附近、以及栅电极106的漏电极107侧的端部附近，则能够抑制电流崩塌。进而，在第一半导体层103中的其他区域内，如果减小电场强度较弱的部分的厚度d2，则可以抑制漏电流。
以下，说明使作为低碳浓度层的第一半导体层103的厚度不均匀、尤其是增大场板109中的漏电极107侧的端部的下侧部分的厚度的第一变形例、以及在栅电极106中的源电极105侧的一部分形成高电阻化区域的第二变形例。(一实施方式的第一变形例)以下，参照图8以及图9，说明本发明的一实施方式的第一变形例。在以下的各变形例中，对于与上述一实施方式相同的结构部件赋予同一符号。如图8所示，第一变形例涉及的FET200将作为低碳浓度层的第一半导体层103的结构仅在从栅电极106中的漏电极107侧的端部到场板109中的漏电极107侧的端部的附近为止的区域内设为满足上述(式3)的厚度d2，将其他区域的厚度d3形成得比d2薄。具体而言，通过第一下部半导体层103A和第一上部半导体层103B来构成从栅电极106中的漏电极107侧的端部到场板109中的漏电极107侧的端部的附近为止的区域，通过具有与第一下部半导体层103A等同的厚度、且由碳浓度为I X IO19CnT3的GaN构成的第四缓冲层102d来构成其他区域。因此，第一上部半导体层103B的厚度成为d3。在此，如果将工作耐压Vm设为400V，将直到包括各缓冲层102a 102c、第一下部半导体层103A、第一上部半导体层103B以及第二半导体层104在内的漏电极107为止的半导体层的总膜厚dl设为3. 5 μ m，则第一下部半导体层103A以及第一上部半导体层103B的厚度d2成为1. 2 μ m左右。以上，通过将第一上部半导体层103B的厚度d3设为O. 5μπι
O.1 μ m，从而可以抑制漏电流。此外，如果将第一上部半导体层103B设定得比2DEG所分布的层的厚度还薄，则由于导致导通电阻的增大，因此优选将第一上部半导体层103B的厚度d3设为O.1ym以上。以下，参照图9(a) 图9(c)，说明如上构成的FET200的制造方法。首先，与FET100的制造方法同样地，利用MOCVD法等，通过外延生长形成第一缓冲层102a到第三缓冲层102c。其次，如图9(a)所示，在第三缓冲层102c上，在从施加强电场的栅电极的漏电极侧的端部跨越场板的漏电极侧的端部的附近的区域内，选择性地形成例如由氧化硅(SiO2)构成的掩模薄膜150。接下来，再次通过MOCVD法等，在形成有掩模薄膜150的第三缓冲层102c上，使由厚度为Iym且碳浓度为IX IO19CnT3左右的GaN构成的第四缓冲层102d生长。由此，在第三缓冲层102c上的除掩模薄膜150以外的区域内自我匹配地形成第四缓冲层 102d。接着，如图9(b)所示，用氢氟酸(HF)等水溶液去除掩模薄膜150。然后，作为使第一下部半导体层103A在横向(与基板101的主面平行的方向)上生长的条件、例如V族原料，采用二甲基肼来进行成膜。此时，第一下部半导体层103A不在C轴方向(与主面垂直的方向)上生长，而是在C面内沿着横向生长。由此，能够通过作为低碳浓度层的第一下部半导体层103A掩埋第四缓冲层102d的凹部。接着，如图9(c)所示，将V族原料恢复成三甲基镓，在第四缓冲层102d以及第一下部半导体层103A上，使厚度为O. 3 μ m的作为低碳浓度层的第一上部半导体103B成膜。在此，在后工序中在形成有场板的区域内成膜的、第一下部半导体层103A和第一上部半导体103B合起来的厚度d2为1. 3 μ m，除形成场板的区域以外的部分的低碳浓度层的厚度仅为第一上部半导体103B的O. 3 μ m。
然后，通过与一实施方式相同的工序来制作图8所示的FET200。关于第一变形例涉及的FET200，半导体层的总膜厚dl约为3. 8 μ m，作为低碳浓度层的第一下部半导体层103A与第一上部半导体103B合起来的厚度d2为1. 3 μ m。具有该结构的FET200直到驱动电压达到较强的500V为止，电流崩塌能够减小到3以下。另外，确认出与具有膜厚为1. 3μπι的均匀厚度的低碳浓度层的情况相比，漏电流能减少至五分之一以下。(一实施方式的第二变形例)以下，参照图10以及图11，说明本发明的一实施方式的第二变形例。如图10所示，在第二变形例涉及的FET300中，厚度为d2的作为低碳浓度层的第一半导体层103通过第一下部半导体层103L、和在该第一下部半导体层103L的上部形成的厚度为d3的第一上部半导体层103H而构成。进而,在从第一下部半导体层103L中的栅电极106的源电极105侧的端部向源电极105侧的区域的一部分中，设置掺杂了铁(Fe)、硼(B)、镁(Mg)、锌(Zn)或者铷(Rb)等使氮化镓(GaN)高电阻化的杂质的高电阻区域120。如果低碳浓度层厚，则远离栅电极106的较深的地方成为泄漏通路。但是，在作为低碳浓度层的第一下部半导体层103L中设置的高电阻区域120由于包含较多成为电子陷阱的杂质，因此能够抑制泄漏。此外，第一下部半导体层103L中的栅电极106的漏电极107侧的端部被施加强电场，因此在比电场弱的栅电极106的中央部更靠近源电极105侧的较深部分，与图8的第一变形例同样地，可以在具有比(式3)中的d2更薄的厚度d3的第一上部半导体层103H下设置高电阻区域120。以下，参照图11(a) 图ll(c)，说明如此构成的FET300的制造方法。首先，与FET100的制造方法同样地，通过MOCVD法等，通过外延生长而形成第一缓冲层102a到第三缓冲层102c。其次，如图11(a)所示，在第三缓冲层102c上形成厚度为Ιμπι且碳浓度为5X IO16CnT3左右的低碳浓度的第一下部半导体层103L。接着，如图11(b)所示，通过光刻法，在第一下部半导体层103L上形成抗蚀剂膜151，该抗蚀剂膜151在形成高电阻区域的区域内具有开口图案。接下来，隔着抗蚀剂膜151，向第一下部半导体层103L离子注入例如硼，由此在第一下部半导体层103L的规定区域内选择性地形成高电阻区域120。其次，如图11(c)所示，在去除抗蚀剂膜151之后，在包括高电阻区域120在内的第一下部半导体层103L上使厚度为O. 3 μ m且低碳浓度的第一上部半导体层103H生长。然后，在第一上部半导体层103H上使第二半导体层104成膜，进而在第二半导体层104上选择性地形成P型GaN层110。然后，在第二半导体层104上形成源电极105以及漏电极107，进而在P型GaN层110上形成栅电极106。然后，通过与一实施方式相同的工序，制作图10所示的FET300。在第二变形例涉及的FET300中，在第一下部半导体层103L中设置的高电阻区域120的栅电极106侧的端部位于与栅电极106的源电极105侧的端部相距O. 5 μ m的位置处，且与栅电极106重叠。另外，高电阻区域120的源电极105侧的端部扩展到源电极105与栅电极106之间的中间位置处。另外，所注入的硼到达第三缓冲层102c。这样，第二变形例涉及的FET300中，半导体层的总膜厚dl约为3. 8 μ m，作为低碳浓度层的第一下部半导体层103L与第一上部半导体103H合起来的厚度d2为1. 3 μ m。具有该结构的FET300直到驱动电压达到较强的500V为止，电流崩塌能够减小到3以下。另外，确认出与具有膜厚为1. 3μπι的均匀厚度的低碳浓度层的情况相比，漏电流能够减少至五分之一以下。以上，对本发明的一实施方式及其变形例涉及的场效应晶体管进行了说明，但是本发明并不限于这些实施方式。即，在不脱离本发明宗旨的范围内实施了本领域技术人员能够想到的各种变形的发明也包含于本发明的范围内。例如，在上述的实施方式中，虽然第一半导体层103采用了 GaN，但是并不限于GaN，也可以采用包含少量Al以及In等的AVx_yGaxInyN(O彡X彡1,0 ^ y ^ I)系的半导体材料，另外也可采用AUaxInyN (O和GaN等的层叠结构。(产业上的可利用性)本发明涉及的场效应晶体管能够抑制高电压下的转换时的电流崩塌，在采用了例如民用设备的电源电路等中用到的功率晶体管所能适用的III族氮化物半导体的场效应晶体管等中是有用的。符号说明
FET100场效应晶体管
FET200场效应晶体管
FET300场效应晶体管
101基板
102a第一缓冲层
102b第二缓冲层
102c第三缓冲层
102d第四缓冲层
103第一半导体层
103A第一下部半导体层
103B第一上部半导体层
103L第一下部半导体层
103H第一上部半导体层
104第二半导体层
105源电极
106栅电极
107漏电极
108绝缘膜
109场板
110P型GaN层
120高电阻区域
150掩模薄膜
151抗蚀剂膜
权利要求
1.一种场效应晶体管，具备 基板； 第一 III族氮化物半导体层，其形成在所述基板上； 第二 III族氮化物半导体层，其形成在所述第一 III族氮化物半导体层上，且带隙大于所述第一 III族氮化物半导体层； 形成在所述第二 III族氮化物半导体层上的源电极及漏电极、以及形成在所述源电极与漏电极之间的栅电极；和 场板，其在所述第二 III族氮化物半导体层上被设置为与所述栅电极或者所述源电极连接，且覆盖所述栅电极中的所述漏电极侧的端部， 所述第一 III族氮化物半导体层至少在所述栅电极中的所述漏电极侧的端部的下侧区域，具有碳浓度低于IXlO17Cm-3的低碳浓度区域， 在将从所述基板的上表面到包括所述第一 III族氮化物半导体层以及第ニ III族氮化物半导体层在内的所述漏电极为止的III族氮化物半导体层的厚度设为dl(i!m)、将所述低碳浓度区域的厚度设为d2 ( y m)、将工作耐压设为Vm (V)时，满足Vm/(110 dl)≥ d2 < Vm/(110 dl)+0. 5 的关系，且 在将缓和状态下的导通电阻设为Rmtl、将从工作电压Vm下的截止状态过渡至导通状态的100 u s后的导通电阻设为Rm吋，作为电流崩塌值的指标的Rm与Rmtl之比的值为Ron/RonO <3。
2.根据权利要求1所述的场效应晶体管，其中， 所述第一 III族氮化物半导体层中的所述低碳浓度区域的厚度不均匀，在所述低碳浓度区域中，所述场板中的所述漏电极侧的端部的下侧部分的厚度最大。
3.根据权利要求2所述的场效应晶体管，其中， 在所述低碳浓度区域中，所述源电极侧的下侧部分的厚度最小。
4.根据权利要求1所述的场效应晶体管，其中， 在所述低碳浓度区域中，在从所述栅电极的栅极长度方向的中央部的下侧起位于所述源电极侧的区域中，形成有添加提高所述第一 III族氮化物半导体层的绝缘性的杂质而构成的高电阻区域。
5.根据权利要求4所述的场效应晶体管，其中， 所述杂质为铁、硼、镁、锌以及铷之中的至少ー种。
6.根据权利要求1 5的任一项所述的场效应晶体管，其中， 所述场效应晶体管还具备在所述基板与所述第一 III族氮化物半导体层之间形成的至少ー层缓冲层。
7.根据权利要求6所述的场效应晶体管，其中， 所述缓冲层包括从所述基板侧起依次形成的、分别由III族氮化物半导体构成的第一缓冲层、第二缓冲层以及第三缓冲层。
8.根据权利要求7所述的场效应晶体管，其中， 在将所述第一缓冲层的带隙设为Egl、将所述第二缓冲层的带隙设为Eg2、将所述第三缓冲层的带隙设为Eg3吋，EgI〉Eg2 > Eg3。
9.根据权利要求6 8的任一项所述的场效应晶体管，其中，所述缓冲层的碳浓度为IO18CnT3以上。
10.根据权利要求6 8的任一项所述的场效应晶体管，其中，所述缓冲层的碳浓度为IO19CnT3以上且IO21CnT3以下。
全文摘要
本发明提供一种场效应晶体管。第一半导体层(103)至少在栅电极(106)中的漏电极(107)侧的端部的下侧的区域内具有碳浓度低于1×1017cm-3的低碳浓度区域，在将从基板(101)的上表面到包括第一半导体层(103)以及第二半导体层(104)在内的漏电极为止的半导体层的厚度设为d1(μm)、将低碳浓度区域的厚度设为d2(μm)、将工作耐压设为Vm(V)时，满足Vm/(110·d1)≤d2＜Vm/(110·d1)+0.5的关系，且在将缓和状态下的导通电阻设为Ron0、将从工作电压Vm下的截止状态过渡至导通状态的100μs后的导通电阻设为Ron时，作为电流崩塌值的指标的Ron与Ron0之比的值为Ron/Ron0≤3。
文档编号H01L21/205GK103038869SQ201180037480
公开日2013年4月10日 申请日期2011年4月18日 优先权日2010年7月30日
发明者胁田尚英, 田中健一郎, 石田昌宏, 田村聪之, 柴田大辅 申请人:松下电器产业株式会社