专利名称：碳化硅半导体器件的制作方法
技术领域：
本发明涉及ー种包括沟槽的碳化硅(在下文中，称为SiC)半导体器件。
背景技术：
常规地，SiC半导体器件包括在SiC半导体衬底中形成的诸如金属氧化物半导体场效应晶体管(MOSFET)的半导体元件以及结型场晶体管(J-FET))，并且所述半导体元件具有沟槽栅极结构。例如，JP-A-2006-156962(与US 2006/0097268 Al对应)公开了ー种包括N+-型衬底的SiC半导体器件，所述N+-型衬底相对于(0001)平面具有偏移角并具有沿〈11-20〉方向的偏移方向。在N+-型衬底上，以如下顺序外延生长N:型漂移层、P+-型基极区以及N+-型源极区以形成SiC半导体衬底，并且在SiC半导体衬底中设置有沟槽。具体而言，沟槽被设置为从SiC半导体衬底的主表面通过N+-型源极区和P+-型基极区到N_-型漂移层。在沟槽的内壁上，形成沟道层。此外，氧化物层形成为覆盖沟道层以及部分N+-型源极区。在位于沟槽中的氧化物层的表面的一部分上，形成由多晶硅或金属制成的栅极电极以填充沟槽。在与SiC半导体衬底的设置了沟槽的部分不同的部分处，设置接触沟槽。接触沟槽穿透N+-型源极区到P+-型基极区。在接触沟槽中，形成与P+-型基极区和N+-型源极区电耦合的源扱。在SiC半导体衬底的背表面上，形成漏极电扱。N__型漂移层、P+-型基极区以及N+-型源极区继承(inherit) 了 SiC衬底的表面状态。因此，SiC半导体衬底作为整体具有相对于(0001)平面的偏移角并具有沿〈11-20〉方向的偏移方向。当预定的栅极电压被施加到SiC半导体器件的栅极电极时，在沟道层中形成沟道区，并且电流在源极电极和漏极电极之间流动。由于沟道层沿沟槽的侧壁形成，从而沟道区的平面方向与沟槽的平面方向相同。从迁移率的观点和栅极电压的阈值电压Vt来看，优选沟道区的平面方向为{11-20}平面。因此，在上述半导体器件中，沟槽例如沿ぐ1100〉方向延伸，使得侧壁沿{11-20}平面设置。即，沟槽沿相对于偏移方向的内角为90度的方向延伸。然而，在上述SiC半导体器件中，沟槽的侧壁通常与SiC半导体衬底的表面不垂直，并且沟槽具有其中开ロ端部分比底部具有更大的面积的锥形形状。由于SiC半导体衬底具有偏移角，从而沟槽的与沟槽的延伸方向平行延伸的相对侧壁具有不同平面方向。换言之，位于沿偏移方向的上游侧上的沟槽的侧壁与(0001)平面之间的角度与位于沿偏移方向的下游侧上的沟槽的侧壁与(0001)平面之间的角度不同。在图8中所示的SiC半导体衬底中，沟槽沿相对于偏移方向的内角为90度的方向延伸。图8中所示的SiC半导体衬底相对于(0001)平面具有4度的偏移角并且具有沿〈11-20〉方向的偏移方向。如图8所示，当沟槽J2的侧壁J2a、J2b与SiC半导体衬底Jl的表面之间的内角(锥形角)为87度吋，由于偏移角为4度，所以沟槽J2的位于沿偏移方向的上游侧上的侧壁J2a (在下文中，称为上游侧壁J2a)与(OOOl)平面之间的角度为91度。另ー方面，沟槽J2的位于沿偏移方向的下游侧上的侧壁J2b (在下文中，称为下游侧壁J2b)与(0001)平面之间的角度为83度。換言之，上游侧壁J2a与(0001)平面之间的角度和下游侧壁J2b与(0001)平面之间的角度彼此不同。由于沿上游侧壁J2a形成的沟道区的平面方向与沿下游侧壁J2b形成的沟道区的平面方向彼此有8度的差，从而产生电流的不平衡，并且可能损坏 SiC半导体器件。尽管上述半导体器件包括在具有相对于(0001)平面的偏移角的SiC半导体衬底中设置的沟槽，然而在包括具有相对于(000-1)平面的偏移角的SiC半导体衬底中设置的沟槽的SiC半导体器件中也产生类似问题。
发明内容
考虑到上述问题，本发明的ー个目的是提供一种碳化硅半导体器件，其中能够限制沟槽的沿沟槽的延伸方向延伸的相对侧壁之间的平面方向的差异。 根据本发明ー个方面的碳化硅半导体器件包括碳化硅半导体衬底和沟槽。所述碳化硅半导体衬底具有相对于(0001)平面或(000-1)平面的偏移角并且具有沿〈11-20〉方向的偏移方向。从所述碳化硅半导体衬底的表面开始设置所述沟槽。所述沟槽沿相对于偏移方向的内角为30度或-30度的方向延伸。在上述碳化硅半导体器件中，能够限制沟槽的沿沟槽的延伸方向延伸的相对侧壁之间的平面方向的差异，并且每个侧壁能够大致沿{11-20}平面形成。
当结合附图一起考虑时，本发明的附加目的和优点从下文的详细描述中将更显而易见。在附图中图I为示出根据本公开的第一实施例的SiC半导体器件的示图；图2为示出根据本公开的第二实施例的SiC半导体器件的示图；图3为示出根据本公开的第三实施例的SiC半导体器件的示图；图4为示出根据本公开的第四实施例的SiC半导体器件的示图；图5为示出根据本公开的第五实施例的SiC半导体器件的示图；图6A为示出其中沟槽沿相对于偏移方向的内角为90度的方向延伸的半导体衬底的示图，图6B为沿图6A中的线VIB-VIB截取的半导体衬底的截面图；图7A为示出其中沟槽沿相对于偏移方向的内角为30度的方向延伸的半导体衬底的示图，图7B为沿图7A中的线VIIB-VIIB截取的半导体衬底的截面图；以及图8为根据现有技术的半导体衬底的截面图，在现有技术中沟槽沿相对于偏移方向的内角为90度的方向延伸。
具体实施例方式在描述本公开的实施例之前，将描述由发明人所进行的研究。根据该研究，当沟槽沿相对于偏移角的内角为30度或-30度的方向延伸时，沟槽的侧壁能够大致沿{11-20}平面形成并且相对侧壁能够具有基本相同的平面方向。
在图6A和图6B所示的SiC半导体衬底I中，沟槽2沿相对于偏移方向的内角为90度的方向延伸。在图7A和图7B所示的SiC半导体衬底I中，沟槽2沿相对于偏移方向的内角为30度的方向延伸。在图6B和图7B的每一幅图中，为了方便起见，沟槽2被绘制为与SiC半导体衬底I的表面垂直。每个SiC半导体衬底I相对于(0001)平面具有4度的偏移角并且具有沿〈11-20〉方向的偏移方向。如图6A和图6B所示，在沟槽2沿着相对于偏移方向的内角为90度的方向形成的情况下，由L表示与延伸方向垂直的方向上的沟槽宽度，由点A表示与沟槽2的上游侧壁相交的(0001)平面的点，由点B表示与沟槽2的下游侧壁相交的(0001)平面的点，并且由h表示沿SiC半导体衬底I的厚度方向的点A和点B之间的差异，tan4° = h/L。在如图7A和图7B所示的宽度为L的沟槽2沿相对于偏移方向的内角为30度的方向延伸的情况下，由点C表示与沟槽2的延伸方向垂直的直线和沟槽2的上游侧壁相交的(0001)平面的点，由点D表示与延伸方向垂直的直线和沟槽2的下游侧壁相交的(0001)平面的点，可以按照如下方式表示沿SiC半导体衬底I的厚度方向的点C和点D之间的差 巳升。如图7A所示，由区段EF表示与沟槽2的延伸方向垂直地延伸并且与SiC半导体衬底I的表面平行的区段，由点G表示区段EF与沟槽2的上游侧壁的相交点，由点H表示区段EF与沟槽2的下游侧壁的相交点，并且由I表示穿过点H并与偏移方向平行的区段和穿过点G并与穿过点H的区段垂直的区段的相交点，由点G、H、I所限定的三角形为角度H为60度并且角度I为90度的直角三角形。区段GH的长度等于沟槽2的宽度し因此，线段HI的长度为L/2。因此，如图7A和图7B所示，由于点D和点H沿厚度方向位于不同位置，从而点C和点D沿与偏移方向平行的方向之间的距离为L/2。当点A和点B沿偏移方向之间的距离为L吋，点A和点B沿厚度方向之间的距离为h。因此，点C和点D沿厚度方向之间的差异为 h/2。由于tanx° =h/2L并tan4° =h/L,从而x° =2°。因而,沟槽2沿相对于偏移方向的内角为30度的方向延伸的情况与沟槽2设置在具有2度的偏移角的SiC半导体衬底中的情况相似，从而沟槽沿与偏移方向垂直的方向延伸。例如，当SiC半导体衬底I的表面与沟槽2的侧壁之间的内角(锥形角)为87度时，沟槽2的上游侧壁与(0001)平面之间的内角为89度，沟槽2的下游侧壁与(0001)平面之间的内角为85度。因此，沿沟槽2的延伸方向延伸的相对侧壁之间的平面方向的差异可以为4度，并且能够限制沿平面方向的差异。尽管上文描述了沟槽设置在具有相对于(0001)平面的偏移角的SiC半导体衬底中的情况，然而在沟槽设置在具有相对于(000-1)平面的偏移角的SiC半导体衬底中的情况下也可以获得类似优点。(第一实施例)将參考图I描述根据本公开的第一实施例的碳化硅半导体器件。在本实施例中，SiC半导体衬底I相对于(0001)平面具有4度的偏移角并且具有沿〈11-20〉方向的偏移角。在SiC半导体衬底I中，设置沟槽2。沟槽2沿相对于偏移方向的内角为30度的方向延伸。在下文中，沟槽2延伸的方向被称为延伸方向。
与偏移方向平行延伸的直线和与沟槽2的延伸方向平行延伸的直线之间的内角为30度。沟槽2的相对侧壁大致沿{11-20}平面设置。沟槽2例如由各向异性蚀刻形成，并且具有开ロ端部比底部具有较大面积的锥形形状。
相对于偏移方向的内角为30度的方向是在延伸方向相对于偏移方向处于逆时针方向的情况下的方向。相对于偏移方向的内角为-30度的方向是在延伸方向相对于偏移方向处于顺时针方向的情况下的方向。换言之，相对于偏移方向的内角为30度的方向是相对于偏移方向的内角为-150度的方向，并且相对于偏移方向的内角为-30度的方向是相对于偏移方向的内角为150度的方向。在本应用中，相对于偏移方向的内角为30度或-30度的方向可以包括诸如生产误差的余量(margin)。例如,相对于偏移方向的内角为30度或-30度的方向可以包括相对于偏移方向的内角为30+5度或-30+5度的方向。使用SiC半导体衬底1，形成具有如下沟槽结构的SiC半导体装置作为实例。SiC半导体衬底I包括N+-型SiC衬底，该N+-型SiC衬底具有相对于(0001)平面的偏移角并且具有沿〈11-20〉方向的偏移方向。在N+-型SiC衬底上，以如下顺序外延生长N:型漂移层、P+-型基极区以及N+-型源极区。沟槽2设置为从SiC半导体衬底I的主表面通过N+-型源极区和P+-型基极区至N__型漂移层。在沟槽2的内壁上，形成N—-型沟道层。此外，形成氧化物层以覆盖N—-型沟道层以及部分N+-型源极区。在位于沟槽2中的氧化物层的表面的一部分上，形成由多晶硅或金属制成的栅极电极以填充沟槽。在SiC半导体衬底I的与设置沟槽2的部分不同的一部分处，设置接触沟槽。接触沟槽穿过N+-型源极区至P+-型基极区。在接触沟槽中，形成与P+-型基极区和N+-型源极区电耦合的源极电扱。在SiC半导体衬底I的背表面上，形成漏极电扱。N—-型漂移层、P+-型基极区以及N+-型源极区继承了 N+-型SiC衬底的表面状态。因此，SiC半导体衬底I作为ー个整体具有相对于(0001)平面的偏移角并且具有沿〈11-20〉方向的偏移方向。如上所述，在根据本实施例的SiC半导体中，沟槽2沿相对于偏移方向的内角为30度的方向延伸。因此，能够限制沟槽2的相对侧壁之间在平面方向上的差异，所述相对侧壁与沟槽2的延伸方向平行延伸。因此，能够限制产生电流失衡，并且不太可能损坏SiC半导体器件。(第二实施例)将參考图2描述根据本公开的第二实施例的SiC半导体器件。根据本实施例的沟槽2包括交替形成的第一沟槽3和第二沟槽4。第一沟槽3沿相对于偏移方向的内角为30度的方向延伸。第二沟槽4沿相对于偏移方向的内角为-30度的方向延伸。第一沟槽3和第二沟槽4彼此连接。換言之，沟槽3呈波浪形状，所述波浪形状具有边缘部2c。在SiC半导体器件中，电流不太可能集中在沿沟槽2的侧壁之一形成的沟道区中。在根据第一实施例的SiC半导体器件中，尽管能够限制相对侧壁之间沿平面方向的差异，然而平面方向不完全彼此对应。因此，在根据第一实施例的SiC半导体器件中，与沿沟槽2的下游侧壁形成的沟道区的平面方向相比，沿沟槽2的上游侧壁形成的沟道区的平面方向更接近{11-20}平面，并且电流密度变大。
相反地，在本实施例中，由于第一沟槽3和第二沟槽4交替形成，从而交替形成接近{11-20}平面的侧壁。因此，电流不太可能集中在沿沟槽2的侧壁之一形成的沟道区中。(第三实施例)将參考图3描述根据本公开的第三实施例的SiC半导体器件。根据本实施例的沟槽2包括彼此有一定距离的第一沟槽3和第二沟槽4。因此，沟槽2不包括边缘部2c。由于沟槽2不包括边缘部2c，从而与第二实施例相比，电流不太可能集中在第一沟槽3和第二沟槽4连接的部分中。(第四实施例)
将參考图4描述根据本公开的第四实施例的SiC半导体器件。根据本实施例的SiC半导体器件与根据第二实施例的SiC半导体器件类似，并且还包括在SiC半导体衬底I中的电场缓和层(electric field relaxation layer) 5。如图4所示，电场缓和层5形成在SiC半导体衬底I的位于边缘部2c下方的一部分处，在边缘部2c处第一沟槽3和第二沟槽4连接。具体而言，在边缘部2c下方的该部分处，电场缓和层5沿与偏移方向垂直的方向延伸。当SiC衬底具有N-型导电率时，电场缓和层5具有P-型导电率。在根据本实施例的SiC半导体器件中，由于电场缓和层5形成在SiC半导体衬底I的位于沟槽2的边缘部2c下方的部分处，从而电流不太可能集中在第一沟槽3和第二沟槽4连接的边缘部2c。(第五实施例)将參考图5描述根据本公开的第五实施例的SiC半导体器件。根据本实施例的SiC半导体器件与根据第一实施例的SiC半导体器件类似，并且还包括在SiC半导体衬底I中的电场缓和层5。如图5所示，在本实施例中，电场缓和层5布置在SiC半导体衬底I的位于沟槽2下方的部分处。具体而言，电场缓和层5沿与沟槽2的延伸方向平行的方向延伸。当SiC衬底具有N-型导电率吋，电场缓和层5具有P-型导电率。在根据本实施例的SiC半导体器件中，由于电场缓和层5布置在沟槽2下方，从而与根据第一实施例的SiC半导体器件相比，电流不太可能集中在沟槽2下方。(其它实施例)尽管已经參考附图并结合本发明的优选实施例完整地描述了本发明，然而应注意，各种修改和变型对本领域普通技术人员而言将变得显而易见的。例如，尽管根据上述实施例的多个SiC半导体器件的每ー个包括具有相对于
(0001)平面的偏移角的SiC半导体衬底1，然而也可以使用具有相对于(000-1)平面的偏移角的SiC半导体衬底。同样在这种情况下，能够得到类似的优点。尽管根据上述实施例的多个SiC半导体器件的每ー个包括具有沟槽结构的MOSFET作为实例，然而上述公开也可以被应用于具有沟槽结构的J-FET。根据第一实施例的SiC半导体器件中的沟槽2沿相对于偏移方向的内角为30度的方向延伸作为实例。可替代地，沟槽2可以沿相对于偏移方向的内角为-30度的方向延伸。在根据第五实施例的SiC半导体器件中，电场缓和层5沿与沟槽2的延伸方向平行的方向延伸。可替代地，电场缓和层5可以具有 沿与沟槽2的延伸方向垂直的方向延伸的条纹形状。
权利要求
1.一种碳化娃半导体器件，包括 碳化硅半导体衬底(I)，其具有相对于(OOOl)平面或(000-1)平面的偏移角并且具有沿〈11-20〉方向的偏移方向；以及 沟槽(2)，从所述碳化硅半导体衬底(I)的表面开始设置，所述沟槽(2)沿相对于偏移方向的内角为30度或-30度的方向延伸。
2.根据权利要求I所述的碳化硅半导体器件，其中 所述沟槽(2)包括交替布置的第一沟槽(3)和第二沟槽(4)， 所述第一沟槽(3)沿相对于所述偏移方向的内角为30度的 方向延伸，并且 所述第二沟槽(4)沿相对于所述偏移方向的内角为-30度的方向延伸。
3.根据权利要求2所述的碳化硅半导体器件，其中 所述第一沟槽(3)和所述第二沟槽(4)彼此设置成一定距离。
4.根据权利要求2所述的碳化硅半导体器件，其中 所述沟槽(2)具有其中所述第一沟槽(3)和所述第二沟槽(4)彼此连接的波浪形状，所述沟槽(2)具有边缘部(2c)，在所述边缘部(2c)处所述第一沟槽(3)和所述第二沟槽⑷连接,并且 所述碳化硅半导体衬底(I)包括位于所述边缘部(2c)下方的电场缓和层(5)。
5.根据权利要求I所述的碳化硅半导体器件，其中 所述碳化硅半导体衬底(I)包括位于所述沟槽(2)下方的电场缓和层(5)。
6.根据权利要求5所述的碳化硅半导体器件，其中 所述电场缓和层(5)与所述沟槽(2)的延伸方向平行地延伸。
7.根据权利要求5所述的碳化硅半导体器件，其中 所述电场缓和层(5)具有沿与所述沟槽(2)的延伸方向垂直的方向延伸的条纹形状。
全文摘要
一种碳化硅半导体器件包括碳化硅半导体衬底(1)和沟槽(2)。所述碳化硅半导体衬底(1)具有相对于(0001)平面或(000-1)平面的偏移角并且具有沿<11-20>方向的偏移方向。所述沟槽(2)从所述碳化硅半导体衬底(1)的表面开始设置。所述沟槽(2)沿相对于偏移方向的内角为30度或-30度的方向延伸。
文档编号H01L29/06GK102629625SQ201210009800
公开日2012年8月8日 申请日期2012年1月13日 优先权日2011年1月14日
发明者副岛成雅, 宫原真一朗, 杉本雅裕, 渡边行彦, 石川刚, 高谷秀史 申请人:丰田自动车株式会社, 株式会社电装