专利名称：在碳化硅半导体薄膜双注入区形成短沟道的方法
技术领域：
本发明涉及半导体技术领域，特别是涉及一种在碳化硅半导体薄膜双注入区形成短沟道的方法。
背景技术：
碳化硅材料具有宽带隙，高击穿场强，高热导率，高饱和电子迁移速率，极好的物理化学稳定性等特性。十分适用于高温，高频，大功率和极端环境下工作。以碳化硅金属氧化物场效应晶体管(metal-oxide-semiconductor field effect transistors-MOSFETs) 为例，它的器件性能可达到与Si IGBT相近的功率容量，但功率损耗远小于后者而且具有较好的频率特性，在近些年来备受关注。然而，SiC/Si02的界面态密度约为IO12eW1 cnT2，比Si/Si02界面态密度大了两个数量级，导致带有MOS结构的碳化硅器件(如M0SFET，IGBT等)工作时沟道载流子迁移率很低，约为20-40cm2/Vs，直接导致器件正常工作时沟道电阻较大，成为限制带有MOS结构碳化硅器件发展的重要因素。沟道电阻与沟道掺杂和沟道长度成线性关系，所以在一定的掺杂浓度下，可以缩短沟道长度以减小其电阻。尤其在外延层较薄的器件中，短沟道的优势更加明显。在一个外延层厚度为6um，沟道迁移率约为20cm2/v · s的器件中，沟道长度从3um减小到0. 5um时， 沟道电阻占器件总电阻的比重从80%降低到40%。但是由于现在紫外线曝光光刻工艺的精度在微米量级，而电子束曝光光刻工艺对材料表面有损伤，影响期间性能。如果采用分步掩膜光刻的方法，器件的沟道长度将无法做到小于2-3 μ m以下。本发明采用碳化硅半导体薄膜上淀积硅薄膜经刻蚀后，在图形化硅薄膜上进行氧化工艺，并在氧化前后用硅薄膜作为注入掩膜分别进行离子注入形成对应的阱区和源区， 通过控制氧化温度和时间等条件，可以精确控制硅掩膜氧化后宽度增加值到0. I μ m甚至更小的量级。这个宽度增加值就是短沟道碳化硅器件的沟道长度。
发明内容
本发明的目的在于提供一种在碳化硅半导体薄膜双注入区形成短沟道的方法，其可减小沟道电阻占器件总电阻的比重，同时具有工艺简单，成本低廉的优点。本发明提供一种在碳化硅半导体薄膜双注入区形成短沟道的方法，包括如下步骤步骤I :取一碳化硅半导体薄膜，该碳化硅半导体薄膜包括衬底和外延层；步骤2 :在碳化硅半导体外延层上生长一层硅薄膜；步骤3 :在硅薄膜上采用光刻技术获得图形；步骤4:在图形化的硅薄膜的两侧进行离子注入，形成P阱或者N阱，注入的深度小于碳化硅半导体外延层的厚度，形成样品；步骤5 :对样品进行氧化，形成氧化层，使图形化的硅薄膜的两侧加宽；
步骤6 :对氧化后的样品、图形化的硅薄膜的两侧再进行离子注入，形成N+或P+源区，注入的深度小于步骤4形成的P阱或者N阱的注入深度，该第一次离子注入后的P阱或者N阱的宽度大于再离子注入形成的N+或P+源区的宽度，该差值为所述短沟道。
为使本发明的目的、技术方案和特点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明，其中图I是本发明的结构示意图；图2是本发明硅薄膜刻蚀图形为平行长条形状截面示意图；图3是本发明P阱区注入离子为Al时，注入后Al的曲线分布示意图；图4是本发明N+源区注入离子为氮(N)时，注入后氮(N)的曲线分布示意图。
具体实施例方式请参阅图I所示，本发明提供一种在碳化硅半导体薄膜双注入区形成短沟道的方法，包括如下步骤步骤I :取一碳化硅半导体薄膜10，该碳化硅半导体薄膜10包括衬底11和外延层 12，所述碳化硅半导体薄膜10的材料为N型或P型4H或6H，碳化硅半导体薄膜10中的外延层12的厚度为I μ m-100 μ m,其非故意掺杂浓度为I X 1013_5 X 1017cm_3 ；步骤2 :在碳化硅半导体外延层12上生长一层硅薄膜13，该生长硅薄膜13，是采用等离子体增强化学气相沉积方法、高温氧化方法、常压化学气相沉积方法或低压化学气相沉积方法，所述硅薄膜13的晶型为单晶硅或多晶硅或无定形硅，所述硅薄膜13的厚度为 O. I μ m-10 μ m ；步骤3:在硅薄膜13上采用光刻技术获得图形，所述的光刻技术，是湿法或干法刻蚀技术，所述图形为叉指结构或平行长条状或正方形台面或它们的组合图形，图形中的刻蚀宽度为1-20μηι,刻蚀深度为O. I μ m-10 μ m,当所述图形为正方形台面时，台面宽度为1_20μπι，当所述图形为平行长条状图形或叉指图形时，其未刻蚀部分的长度为 5 μ m-200 μ m ；步骤4 :在图形化的硅薄膜13的两侧进行离子注入，形成P阱或者N阱，注入的深度小于碳化硅半导体外延层12的厚度，形成样品，所述阱区为P阱时，注入离子为 Al或B离子；所述阱区为N阱时，注入离子为氮(N)或磷(P)或As离子；所述离子注入的能量为10keV-600keV，所述离子注入的温度为22°C _600°C，所述离子注入的剂量为
IX IOici-I X 1015cm_2 ；步骤5:对样品进行氧化，形成氧化层，使图形化的硅薄膜13的两侧加宽， 所述的氧化工艺为干氧或湿氧氧化工艺，氧化温度为700 °C -1300 °C，氧化层厚度为 O. I μ m-10 μ m ；步骤6 :对氧化后的样品、图形化的硅薄膜13的两侧再进行离子注入，形成N+或 P+源区，注入的深度小于步骤4形成的P阱或者N阱的注入深度，该第一次离子注入后的 P阱或者N阱的宽度大于再离子注入形成的N+或P+源区的宽度，该差值为短沟道，所述短沟道的宽度为O. 1-10 μ m,步骤5中所述阱区为P阱区时，所述源区应为N+源区，再注入离子为氮(N)或磷(P)或As离子；步骤5中所述阱区为N阱区时，所述源区应P+源区，再注入离子为Al或B离子，所述再离子注入的能量为10kev-600kev，所述再离子注入的温度为 220C _600°C，所述再离子注入的剂量为I X IOici-I X IO15CnT2。请参阅表I是本发明的P阱区注入离子为Al时，离子注入的能量和剂量表；表I
权利要求
1.一种在碳化硅半导体薄膜双注入区形成短沟道的方法，包括如下步骤步骤I :取一碳化硅半导体薄膜，该碳化硅半导体薄膜包括衬底和外延层；步骤2 :在碳化硅半导体外延层上生长一层硅薄膜；步骤3 :在硅薄膜上采用光刻技术获得图形；步骤4 :在图形化的硅薄膜的两侧进行离子注入，形成P阱或者N阱，注入的深度小于碳化硅半导体外延层的厚度，形成样品；步骤5 :对样品进行氧化，形成氧化层，使图形化的硅薄膜的两侧加宽；步骤6 :对氧化后的样品、图形化的硅薄膜的两侧再进行离子注入，形成N+或P+源区， 注入的深度小于步骤4形成的P阱或者N阱的注入深度，该第一次离子注入后的P阱或者 N阱的宽度大于再离子注入形成的N+或P+源区的宽度，该差值为所述短沟道。
2.根据权利要求I所述的在碳化硅半导体薄膜双注入区形成短沟道的方法，其中所述碳化硅半导体薄膜的材料为N型或P型4H或6H，碳化硅半导体薄膜中的外延层的厚度为 I μ m-100 μ m，其非故意掺杂浓度为 I X 1013_5 X 1017cnT3。
3.根据权利要求I所述的在碳化硅半导体薄膜双注入区形成短沟道的方法，其中生长硅薄膜，是采用等离子体增强化学气相沉积方法、高温氧化方法、常压化学气相沉积方法或低压化学气相沉积方法，所述硅薄膜的晶型为单晶硅或多晶硅或无定形硅，所述硅薄膜的厚度为 O. I μ m-10 μ m。
4.根据权利要求3所述的在碳化硅半导体薄膜双注入区形成短沟道的方法，其中所述的光刻技术，是湿法或干法刻蚀技术。
5.根据权利要求I所述的在碳化硅半导体薄膜双注入区形成短沟道的方法，其中所述图形为叉指结构或平行长条状或正方形台面或它们的组合图形，图形中的刻蚀宽度为 1-20 μ m,刻蚀深度为 O. I μ m-10 μ m。
6.根据权利要求5所述的在碳化硅半导体薄膜双注入区形成短沟道的方法，其中所述图形为正方形台面时，台面宽度为1-20μηι。
7.根据权利要求5所述的在碳化硅半导体薄膜双注入区形成短沟道的方法，其中所述图形为平行长条状图形或叉指图形时，其未刻蚀部分的长度为5 μ m-200 μ m。
8.根据权利要求I所述的在碳化硅半导体薄膜双注入区形成短沟道的方法，其中所述离子注入的能量为10keV-600keV，所述离子注入的温度为22°C _600°C，所述离子注入的剂量为 I X IOici-I X 1015cm_2。
9.根据权利要求I所述的在碳化硅半导体薄膜双注入区形成短沟道的方法，其中所述的氧化工艺为干氧或湿氧氧化工艺，氧化温度为700°C -1300°C，氧化层厚度为O.I μ m-10 μ m。
10.根据权利要求I所述的在碳化硅半导体薄膜双注入区形成短沟道的方法，其中所述短沟道的宽度为O. 1-10 μ m。
全文摘要
一种在碳化硅半导体薄膜双注入区形成短沟道的方法，包括如下步骤取一碳化硅半导体薄膜，该碳化硅半导体薄膜包括衬底和外延层；在碳化硅半导体外延层上生长一层硅薄膜；在硅薄膜上采用光刻技术获得图形；在图形化的硅薄膜的两侧进行离子注入，形成P阱或者N阱，注入的深度小于碳化硅半导体外延层的厚度，形成样品；对样品进行氧化，形成氧化层，使图形化的硅薄膜的两侧加宽；对氧化后的样品、图形化的硅薄膜的两侧再进行离子注入，形成N+或P+源区，注入的深度小于所述形成的P阱或者N阱的注入深度，该第一次离子注入后的P阱或者N阱的宽度大于再离子注入形成的N+或P+源区的宽度，该差值为所述短沟道。其可减小沟道电阻占器件总电阻的比重，同时具有工艺简单，成本低廉的优点。
文档编号H01L21/336GK102593004SQ20121005786
公开日2012年7月18日 申请日期2012年3月7日 优先权日2012年3月7日
发明者刘兴昉, 刘斌, 刘胜北, 孙国胜, 张峰, 曾一平, 王雷, 董林, 赵万顺, 郑柳, 闫果果 申请人:中国科学院半导体研究所