专利名称：用于增加微电子封装中电触点表面面积的结构的制作方法
技术领域：
本发明涉及用于增加微电子封装中电触点表面面积的结构，更具体地，涉及较大表面区域的触点，其用于在电子元件之间进行可靠电连接。
背景技术：
随着器件尺寸变小以及随着封装复杂性増加，例如包括多层垂直堆叠的半导体芯片的封装的半导体封装变得日益困难。尤其是，器件之间的电连接以及对外部电源的电连 接变得更富挑战。用于形成电触点的传统エ艺典型地包括昂贵的光刻和刻蚀来使薄的接合焊盘暴露。在美国专利No. 7，808，064中描述了这种技术。但是，刻蚀有时会使接合焊盘变薄，或者要不然会损坏接合焊盘，导致一个难以接受的高的器件报废率。在其他已知エ艺中，使用激光钻孔来形成贯通薄接合焊盘的空隙。这在US2010/0230795中示出。但是，随后的金属化导致在金属化部分和接合焊盘之间具有极小区域的触点；仅仅环形圈的金属化部分接触薄接合焊盘的环形圏。这种小区域的触点能够导致器件失效，尤其是在金属化部分没有与接合焊盘的环形圈良好接触的情况下。因此，在该领域中需要一种在多层微电子器件封装中可靠且容易制备的改进的电触点。
发明内容
在ー个方面，本发明涉及ー种包括ー个或更多个垂直电触点的多层微电子器件封装。至少ー个半导体材料层被设置有在其中制备的ー个或更多个电器件。电接触焊盘可以形成在半导体材料层上或半导体材料层中。另ー材料层邻近半导体材料层布置。该材料层包括包埋在该层中或者接合至该层的导电材料柱。金属化通孔贯通半导体材料层的至少一部分以及贯通电接触焊盘并进入邻近层的导电材料柱。通孔被构造，使得通孔的尖端終止于导电材料柱中。通过这种方式，即可使整个通孔尖端被导电材料包围，从而増加通孔的电触点表面面积。金属化层被设置在金属化通孔中，由此，通过位于导电材料柱中的金属化通孔尖端，使得金属化层既接触电接触焊盘，也接触导电材料柱。
图I示出了根据本发明的ー个方面的用于形成电触点和随之产生的器件的エ艺。图2示出了根据本发明的另一方面的用于形成电触点和随之产生的器件的エ艺。图3示出了根据本发明的另一方面的用于形成电触点和随之产生的器件的エ艺。图4示出了根据本发明的另一方面的用于形成电触点和随之产生的器件的エ艺。图5示出了根据本发明的另一方面的用于形成电触点和随之产生的器件的エ艺。
图6示出了根据本发明的另一方面的用于形成电触点和随之产生的器件的エ艺。图7示出了根据本发明的另一方面的用于形成电触点和随之产生的器件的エ艺。图8示出了根据本发明的另一方面的用于形成电触点和随之产生的器件的エ艺。图9示出了根据本发明的另一方面的用于形成电触点和随之产生的器件的エ艺。图10示出了根据本发明的另一方面的用于形成电触点和随之产生的器件的エ艺。 图11是图IOd的放大视图。
具体实施例方式本发明提供了一种用于多层半导体器件封装的节约成本且可靠的电连接。在本发明中，金属化通孔使电触点既与接合焊盘电接触，也与接合焊盘下方的较厚的导电材料柱电接触。在金属化之前，形成的通孔终止于较厚的导电材料柱内，以确保金属化电触点分布于较大区域。在下面针对不同器件和不同多层结构的图1-10中示出了本发明的各个实施例；但是，所有的实施例共享以上这些共有的特征。如本文所用，在广义概念上使用术语“通孔”，以表示ー层或多层电材料层中的任何开ロ，典型地包括通过绝缘材料层的路径，该开ロ允许在不同层之间的导电连接。用于描述本发明的术语“通孔”包含了各种其他相似的术语，例如沟槽或通道。注意，在下面的实施例中，导电材料柱形成在玻璃晶片上或玻璃晶片中；这是因为很多实施例涉及封装基于CMOS的图像传感器，在基于CMOS的图像传感器中，使用透明材料作为覆盖层以允许成像。但是，当形成其他器件时，例如多层半导体集成电路，就不需要在玻璃层中或者在透明材料层中形成导电材料柱。也就是说，可以在任何邻近材料层中形成导电材料柱，以有利干与接合焊盘进行电连接。在本文中所使用的术语“导电材料柱”涉及由导电材料组成的厚的插头，该插头具有大约5 μ m至200 μ m的厚度，该厚度比传统的接合焊盘的厚度大很多，传统的接合焊盘的厚度趋于大约O. 5μηι至5μηι。导电材料可以选自金属/金属合金(例如金、铜、招及其合金)、导电金属复合物(例如氮化钛、金属硅化物)或者透明导体(例如氧化铟锡)。下面的附图仅仅描述了示例性实施例；如能够从各种几何形状和成型技术上所见，本发明应用于大量的用于各个电器件和器件封装的导电材料触点。图I示出了玻璃基板10 (Ia)，在该基板中，形成有凹槽12 (Ib)。可以通过本领域已知的机械或化学的材料去除技术形成凹槽。在凹槽12中通过任何已知的薄膜或者厚膜沉积技术形成导电材料柱20 (lc)。半导体晶片30具有形成在其中的一个或多个电器件(未示出)以及形成在其上的电介质层32和ー个或多个接合焊盘34。如图Id中所示，半导体晶片30是硅，但是也可以使用其他半导体材料，例如复合半导体。当半导体晶片是硅时，电介质层32典型地是ニ氧化硅，其可以热生长，但是也可以使用其他的电介质。半导体晶片与玻璃基板的凹槽处接合，该凹槽容纳导电材料柱20。可以使用任何合适的方法(例如直接接合)来执行接合，或者可以使用其他接合材料。减薄半导体晶片30 (Ie)，接着进行沟槽成型40 (If)。去除部分电介质32以暴露接合焊盘34 (Ig)，接着形成聚合物涂层50 (Ih)。之后通过激光钻孔或者其他合适的通孔成型技术穿过聚合物涂层开ロ、形成通孔60 (Ii)。这样，通孔60经过接合焊盘34并终止于导电材料柱20中。由于通孔终止于导电材料柱20中，从而使得整个通孔尖端被导电材料包围。因为这种导电材料同时与接合焊盘34接触，所以当通孔被金属化时，可以与接合焊盘形成可靠的电触点。随后的金属化部分70(lj)产生了与导电材料和接合焊盘34接触的较大区域的电触点，原因在于整个通孔尖端終止于导电材料柱20中。相比于传统的只与接合焊盘的环形接触，金属化部分70和导电材料(接合焊盘34或者柱20)之间的触点面积大了大约8-10倍。为了完成封装，执行半导体封装领域已知的进ー步エ艺，例如，钝化、焊接、晶片切害I]、密封等。转至图2-10，注意，这些附图中的附图标记的最后两个数字涉及与參照图I所描 述的元件基本相似的元件。因此，在图2a中，元件210是玻璃基板(基本上类似于图I中的玻璃基板10)，212是在玻璃基板中形成的凹槽(2b)，在(2c)中玻璃基板中形成有导电材料柱220等。在2e中执行晶片减薄。在2f中，通过深度反应离子刻蚀形成硅通孔240。电介质/氧化物232的去除使接合焊盘234 (2g)暴露。在2h中形成聚合物涂层250，接着通过激光钻孔形成贯通接合焊盘234并进入柱220中的孔260，该孔终止于柱中(2i)。典型地，通过溅射将金属化部分270涂覆在通孔和激光钻出的孔的侧壁上。如图I中那样，执行进ー步的封装エ艺以产生最終的器件。在图3中，a-e的部分与图I和2的a_e基本上相似。在3f中，使用激光钻孔来形成通孔340，并且电介质/氧化物去除使接合焊盘334暴露(3g)。将聚合物350涂覆在通孔中，并且激光钻孔形成贯通接合焊盘334并终止于柱320中的孔360 (3i)。通过溅射或者任何适当的技术沉积金属化部分370 (3j)，接着进行传统的封装。在图4中，将导电材料柱420形成在玻璃基板410的表面上，而不是包埋于玻璃凹槽(4a，4b)中。聚合物涂层425将柱包埋在聚合物层中；随后聚合物层通过图案化，从而产生埋在聚合物中的凸起的柱。在4e中，将带有电介质/氧化物层432和接合焊盘434的半导体材料430接合至带有凸起柱的玻璃基板，接着在4f中，进行晶片减薄。图4的剰余部分与图I中的那些部分基本上相似。可以将上述特征的各种组合提供给器件，并且可以将各种エ艺步骤与本发明中的其他エ艺步骤进行组合。例如，在图5中，5a-5f与4a-4f基本上相似，5g-5k与图2基本上相似。相似地，在图6中，6a-6f与4a-4f基本上相似，而6g_6j与3f_3j基本上相似。在图7中，CMOS图像传感器(CIS) 730被设置(7a)有在电介质层732 (例如，ニ氧化硅或者聚合物)中形成的接合焊盘734，并且在其中或其上形成有接合焊盘734的电介质/氧化物层732上方形成导电材料柱720 (7b)。聚合物涂层725包埋柱，接着图案化聚合物以在CIS晶片上产生柱凸起。将玻璃晶片710接合至CIS/柱凸起组合物，接着进行沟槽刻蚀740和氧化物去除(使得接合焊盘734暴露)(7g-7h)。沉积聚合物涂层750 (7i)，接着进行形成孔760的激光钻孔，该孔终止于柱内。金属化部分770覆盖沟槽和两个孔，接着进行在邻近孔(用于电隔离)之间的金属去除。在图8中，8a_8f与7a_7f基本上相似。图8g_8k与2f~2j基本上相似。在图9中，9a-9f与7a-7f基本上相似。图9g_9k与3f_3j基本上相似。图10示出了背照式(BSI)CIS器件封装的成型。处理玻璃/硅基板1010被设置有导电材料柱凸起1020，该导电材料柱凸起包埋在聚合物层1025中(IOa-IOc)。将带有电介质/氧化物1032和接合焊盘1034以及覆盖玻璃1036和透镜1038的BSI-CIS晶片1030接合至带有金属柱的处理基板，该金属柱包埋于在IOa-IOc中形成的聚合物中。在IOe中，在处理基板中形成通孔1040，接着进行聚合物沉积1050，进行激光钻孔以形成接触通孔1060，以及进行金属化1070。前述内容已经列出了本发明的特征和技术优点。所属领域技术人员应该理解，所公开的概念和具体实施例容易用作修改或者设计用于实现本发明的相同目的的其他结构的基础。所属领域技术人员还应该意识到这种等价结构并 未背离所附权利要求书阐述的本发明的精神和范围。
权利要求
1.ー种包括一个或多个电触点的微电子器件封装，包括 半导体材料层，其具有在其中制备的ー个或多个电器件并具有布置在其中的电接触焊盘； 邻近半导体材料层布置的层，该层包括包埋在该层内或者形成在该层上或者接合至该层的导电材料柱； 贯通半导体材料层的至少一部分以及贯通电接触焊盘并进入导电材料柱中的通孔，该通孔的尖端终止于导电材料柱中； 金属化层，其设置在通孔中，使得金属化层通过通孔尖端接触电接触焊盘以及导电材料柱。
2.根据权利要求I所述的包括ー个或多个垂直电触点的多层微电子器件封装，其特征在于导电材料柱包括金属、金属合金或者导电材料复合物。
3.根据权利要求I所述的包括ー个或多个垂直电触点的多层微电子器件封装，其特征在于通孔通过激光钻孔形成。
4.根据权利要求I所述的包括ー个或多个垂直电触点的多层微电子器件封装，其特征在于通孔通过机械的材料去除形成。
5.根据权利要求I所述的包括ー个或多个垂直电触点的多层微电子器件封装，其特征在于半导体材料为娃。
6.根据权利要求I所述的包括ー个或多个垂直电触点的多层微电子器件封装，其特征在于CMOS成像器件形成在半导体材料层中。
7.根据权利要求I所述的包括ー个或多个垂直电触点的多层微电子器件封装，其特征在于包含柱的层是玻璃层。
8.根据权利要求I所述的包括ー个或多个垂直电触点的多层微电子器件封装，其特征在于带有导电材料柱的邻近层形成在半导体材料层上。
9.根据权利要求I所述的包括ー个或多个垂直电触点的多层微电子器件封装，其特征在于带有导电材料柱的邻近层接合至半导体层。
全文摘要
多层微电子器件封装包括一个或多个垂直电触点。至少一个半导体材料层被设置有在其中制备的一个或多个电器件。电接触焊盘可以形成在半导体材料层上或半导体材料层中。另一材料层邻近半导体材料层布置并且包括包埋在该层中或者接合至该层的导电材料柱。通孔贯通半导体材料层的至少一部分和电接触焊盘并进入邻近层的导电材料柱。通孔被构造，使得通孔尖端终止于导电材料柱中。金属化层设置在通孔中，由此，通过位于导电材料柱中的金属化通孔尖端，使得金属化层同时接触电接触焊盘和导电材料柱。
文档编号H01L21/768GK102646655SQ20121005789
公开日2012年8月22日 申请日期2012年3月7日 优先权日2012年1月19日
发明者史训清, 杨丹, 罗珮聪 申请人:香港应用科技研究院有限公司