专利名称：具有超级结的功率晶体管组件的制作方法
技术领域：
本发明涉及一种具有超级结的功率晶体管组件的制作方法，特别涉及一种具有超级结的功率晶体管组件的制作方法，用于调整超级结邻近沟槽侧壁的掺杂浓度。
背景技术：
在功率晶体管组件中，漏极与源极间导通电阻RDS(on)的大小是与组件的功率消耗成正比，因此降低导通电阻RDS(on)的大小可减少功率晶体管组件所消耗的功率。在导通电阻RDS(on)中，用于耐压的外延层所造成的电阻值所占的比例系为最高。虽然增加外延层中导电物质的掺杂浓度可降低外延层的电阻值，但外延层的作用为用于承受高电压。若增加掺杂浓度会降低外延层的崩溃电压，因而降低功率晶体管组件的耐压能力。为了维持或提升功率晶体管组件的耐压能力，并降低外延层的电阻值，目前已发展出一种具有超级结(super junction)的功率晶体管组件，以兼具高耐压能力以及低导通电阻。现有制作功率晶体管组件的 方法是在N型基底上形成一 N型外延层，然后利用蚀刻工艺在N型外延层中形成多个深沟槽。接着，在深沟槽中填入掺杂物来源层，并利用高温扩散的方法将掺杂物来源层中的P型掺杂物扩散到N型外延层中，以形成P型掺杂区，且N型外延层与P型掺杂区构成垂直基底之PN结，即超级结。然而，P型掺杂区是利用扩散方式所形成，因此其掺杂浓度是随着越接近深沟槽的侧壁而越高。借此，P型掺杂区的表面掺杂浓度容易过高，使超级结中的电洞浓度与电子浓度分布不均匀，导致超级结的耐压能力不佳。有鉴于此，降低用于形成超级结的掺杂区的表面掺杂浓度，以解决超级结结构中的电洞浓度与电子浓度分布不均匀的问题实为业界努力的目标。
发明内容
本发明的主要目的在于提供一种具有超级结的功率晶体管组件的制作方法，以解决超级结中的电洞浓度与电子浓度分布不均匀的问题。为达上述的目的，本发明提供一种具有超级结的功率晶体管组件的制作方法。首先，提供一半导体基底，具有一第一导电类型。然后，在半导体基底中形成至少一沟槽。接着，在沟槽中填入一掺杂物来源层，其中掺杂物来源层包括多个掺杂物，且掺杂物具有不同于第一导电类型的丨第二导电类型。随后，进行一第一热趋入工艺，将掺杂物扩散到半导体基底中，以在沟槽两侧的半导体基底中分别形成两个扩散掺杂区，其中各扩散掺杂区邻近沟槽的侧壁的掺杂浓度不同于各扩散掺杂区远离沟槽的侧壁的掺杂浓度。接着，移除掺杂物来源层。然后，进行一斜角度离子植入(tilt-angle ion implantation)工艺与一第二热趋入工艺，以调整邻近沟槽的侧壁的各扩散掺杂区的掺杂浓度。为达上述的目的，本发明另提供一种具有超级结的功率晶体管组件的制作方法。首先，提供一半导体基底，具有一第一导电类型。接着，在半导体基底中形成至少一沟槽。然后，在沟槽中填入一第一掺杂物来源层，其中第一掺杂物来源层包括第一掺杂物，且第一掺杂物具有不同于第一导电类型的丨第二导电类型。随后，进行一第一热趋入工艺，将第一掺杂物扩散到半导体基底中，以在沟槽两侧的半导体基底中分别形成两个扩散掺杂区，其中各扩散掺杂区邻近沟槽的侧壁的掺杂浓度不同于各扩散掺杂区远离沟槽的侧壁的掺杂浓度。接着，移除第一掺杂物来源层。然后，在沟槽中填入一掺杂浓度调整层，并进行一第二热趋入工艺，以调整邻近沟槽的侧壁的各扩散掺杂区的掺杂浓度。随后，移除掺杂浓度调整层。本发明利用斜角度离子植入工艺或在沟槽中填入掺杂浓度调整层并搭配热趋入工艺，来调整各扩散掺杂区邻近各沟槽的侧壁的掺杂浓度，借此由各扩散掺杂区与半导体基底所构成的超级结可具有均匀的电洞浓度与电子浓度的分布比例，进而可解决超级结耐压能力不佳的问题。
图1到图8所示为本发明一优选实施例的功率晶体管组件的制作方法示意图。图9所示为各P型扩散掺杂区与N型半导体基底的掺杂浓度以及与各沟槽的侧壁间的距离示意图。图10所示为各P型扩散掺杂区与N型半导体基底的掺杂浓度以及与各沟槽的侧壁之间的距离示意图。图11与图12所示为本发明另一优选实施例的超级结结构的制作方法。其中，附图标记说明如下:100 功率晶体管组件102 半导体基底102a 基材102b 外延层104 垫层106 硬掩模层108 开口110 沟槽112 第一掺杂物来源层 114 扩散掺杂区116 斜角度离子植入工艺 118 浓度调整区120 绝缘层122 栅极绝缘层124 栅极导电层126 栅极结构128 基体掺杂区130 源极掺杂区132 介电层132a 接触洞134 接触掺杂区136 阻障层138 源极金属层140 漏极金属层202 掺杂浓度调整层C1 第一曲线C2 第二曲线 C3 第三曲线C4 第四曲线 C5 第五曲线C6 第六曲线
具体实施例方式请参考图1到图8,图1到图8所示为本发明一优选实施例的功率晶体管组件的制作方法示意图。如图 1所示，首先，提供一半导体基底102，且半导体基底102具有一第一导电类型。接着，在半导体基底102上形成一垫层104，例如二氧化硅(SiO2),但不限于此。然后，进行一沉积工艺，在垫层104上形成一硬掩模层106，例如氮化硅(Si3N4),但不限于此。接着，进行一光刻工艺，图案化垫层104与硬掩模层106，在垫层104与硬掩模层106中形成多个开口 108，分别贯穿垫层104与硬掩模层106并曝露出半导体基底102。然后，以硬掩模层106为掩模，进行一蚀刻工艺，经由各开口 108在半导体基底102中形成多个沟槽110。在本实施例中，半导体基底102可包括一基材102a，例如硅晶圆，以及一外延层102b，且外延层102b设在基材102a上。并且，各沟槽110贯穿外延层102b，并曝露出基材102a，但本发明不限于此，各沟槽110也可未贯穿外延层102b。此外，本发明的开口 108与沟槽110的数量不限为多个，也可分别仅为单一个。如图2所示，接着，在各沟槽110中填入一第一掺杂物来源层112，且第一掺杂物来源层112覆盖在硬掩模层106上。其中，第一掺杂物来源层112包含有多个具有不同于第一导电类型的丨第二导电类型的第一掺杂物。然后，进行一第一热趋入工艺，将第二导电类型的第一掺杂物扩散到半导体基底102中，以在各沟槽110两侧的半导体基底102中分别形成两个扩散掺杂区114，其中各扩散掺杂区114邻近各沟槽110的侧壁的掺杂浓度不同于各扩散掺杂区114远离各沟槽的侧壁的掺杂浓度。在本实施例中，由于各扩散掺杂区114是通过热来扩散第一掺杂物而形成的，因此各扩散掺杂区114也具有第二导电类型，且各扩散掺杂区114的掺杂浓度分布会随着越接近掺杂物来源层112而具有越高的掺杂浓度。也就是，各扩散掺杂区114邻近各沟槽110的侧壁的掺杂浓度大于各扩散掺杂区114远离各沟槽的侧壁的掺杂浓度，但本发明不限于此。并且，第一导电类型为N型，且第二导电类型为P型，但不限于此，本发明的第一导电类型与第二导电类型也可互换。另外，本实施例形成第一掺杂物来源层112的材料包含有硼娃玻璃(Boron silicate glass,BSG),但不限于此，本发明的第一掺杂物来源层112的材料可根据所欲形成的扩散掺杂区114的导电类型来决定。例如:当第二导电类型为P型时，形成第一掺杂物来源层的材料包括硼硅玻璃。当第二导电类型为N型时,形成第一掺杂物来源层的材料包括砷娃玻璃(arsenic silicateglass, ASG)或磷娃玻璃(phosphor silicate glass, PSG)。在本发明的其它实施例中，形成P型扩散掺杂区的方法也 可利用P型离子植入工艺，在N型半导体基底中植入P型第一掺杂物，然后进行第一热趋入工艺来形成P型扩散掺杂区。如图3所示，然后，进行另一蚀刻工艺，移除第一掺杂物来源层112。随后，进行一斜角度离子植入(tilt-angle ion implantation)工艺116,以在邻近各沟槽110的侧壁的各P型扩散掺杂区114中植入多个第二掺杂物。接着，进行一第二热趋入工艺，使第二掺杂物均匀扩散，以调整邻近各沟槽110的侧壁的各P型扩散掺杂区114的掺杂浓度。在本实施例中，斜角度离子植入工艺系为N型，以用于植入具有N型的第二掺杂物，因此一浓度调整区118会形成在邻近各沟槽110的侧壁的各P型扩散掺杂区114中。由于植入各P型扩散掺杂区114的N型第二掺杂物系与各P型扩散掺杂区114的P型第一掺杂物的导电类型不同，因此在各浓度调整区118中，N型第二掺杂物会与各P型扩散掺杂区114中的部分P型第一掺杂物中和，使各浓度调整区118中的P型第一掺杂物的掺杂浓度被调整到接近各P型扩散掺杂区114的P型第一掺杂物的掺杂浓度。借此，当各P型扩散掺杂区114邻近各沟槽110的侧壁的掺杂浓度过大时，各P型扩散掺杂区114邻近各沟槽110的侧壁的掺杂浓度可被降低到接近各P型扩散掺杂区114的其它区域的掺杂浓度，且由各P型扩散掺杂区114与N型半导体基底102所构成垂直于N型半导体基底102的PN结，即超级结，可具有均匀的电洞浓度与电子浓度的分布比例，进而可解决超级结耐压能力不佳的问题。如图4所示，在N型斜角度离子植入工艺116与第二热趋入工艺之后，进行另一沉积工艺，在硬掩模层106上形成一绝缘材料层，例如:氧化硅，且绝缘材料层填满于各沟槽Iio中。然后,进行一化学机械研磨(Chemical Mechanical Polishing,CMP)工艺,移除位在硬掩模层106上的绝缘材料层。接着，进行另一蚀刻工艺，移除位在开口 108中的绝缘材料层，以在各沟槽110中形成一绝缘层120。在本实施例中，绝缘层120的上表面约略与垫层104的上表面位在同一平面，但本发明并不限于此，绝缘层120的上表面也可介于垫层104的上表面与N型半导体基底102的上表面之间，或与N型半导体基底102的上表面位在同一平面。如图5所示，随后，移除硬掩模层106与垫层104，并曝露出N型半导体基底102。接着，进行一热氧化工艺，在N型半导体基底102上形成一栅极绝缘层122。然后，在栅极绝缘层122与绝缘层120上覆盖一导电材料层，例如多晶硅。随后，进行另一光刻工艺，图案化导电材料层，以在两个相邻沟槽110之间的N型半导体基底102上分别形成一栅极导电层124，作为功率晶体管组件的栅极，且各栅极导电层124与位在各栅极导电层124以及N型半导体基底102之间的栅极绝缘层122构成一栅极结构126。在本实施例中，栅极绝缘层122的上表面约略与绝缘层120的上表面位在同一平面，但不限于此。在本发明的其它实施例中，栅极结构也可仅为单一个，而可在其中一沟槽的丨侧的N型半导体基底上形成栅极结构。如图6所示，接着，以栅极导电层124为掩模，进行一 P型离子布值工艺以及另一热趋入工艺，在各栅极结构126两侧的N型半导体基底102中分别形成两个P型基体掺杂区128，且各P型基体掺杂区128与各P型扩散掺杂区114以及P型浓度调降区118相接触，并与各栅极结构126部分重叠，以作为功率晶体管组件的基极。如图7所示，然后，利用一掩模(图未示)，进行一 N型离子布值工艺以及另一热趋入工艺，在各P型基体掺杂区128中形成一 N型源极掺杂区130，分别与各栅极结构126部分重叠，以作为功率晶体管组件的源极。本发明的栅极结构126、P型基体掺杂区128以及N型源极掺杂区130并不限分·别具有多个，且也可仅具有单一个，并可依据实际需求来作相对应调整。如图8所示，接着，在栅极结构126以及绝缘层120上覆盖一介电层132，例如氧化硅。然后，进行另一光刻工艺，在介电层132中形成多个接触洞132a，并移除部分栅极绝缘层122以及绝缘层120。各接触洞132a曝露出N型源极掺杂区130与P型基体掺杂区128。接着，进行另一 P型离子植入工艺与另一热趋入工艺，以在各P型基体掺杂区128中形成一P型接触掺杂区134，以降低源极电阻。然后，进行另一沉积工艺，在介电层132上与接触洞132a的侧壁与底部覆盖一阻障层136，例如钛或氮化钛。接着，在阻障层136上形成一源极金属层138，且源极金属层138填满接触洞132a，并覆盖在介电层132上。并且，在N型半导体基底102下形成一漏极金属层140。至此已完成本实施例的功率晶体管组件100。在本实施例中，形成源极金属层138与漏极金属层140的步骤可分别包含进行等离子溅镀或电子束沉积等工艺，且源极金属层138与漏极金属层140可分别包括钛、氮化钛、铝、钨等金属或金属化合物，但不限于此。以下将进一步说明本实施例利用N型斜角度离子植入工艺与第二热趋入工艺来降低各P型扩散掺杂区邻近各沟槽的侧壁的掺杂浓度的功效。请参考图9，图9所示为各P型扩散掺杂区与N型半导体基底的掺杂浓度以及距离各沟槽的侧壁的长度的关系示意图。如图9所示，第一曲线C1代表未进行N型斜角度离子植入工艺与第二热趋入工艺之前的各P型扩散掺杂区的掺杂浓度与距离各沟槽的侧壁的长度的关系曲线；第二曲线C2代表进行N型斜角度离子植入工艺与第二热趋入工艺之后的各P型扩散掺杂区的掺杂浓度与距离各沟槽的侧壁的长度的关系曲线；以及第三曲线C3代表N型半导体基底的掺杂浓度与距离各沟槽的侧壁的长度的关系曲线。由图可知，邻近各沟槽的侧壁的各P型扩散掺杂区的掺杂浓度可因进行N型斜角度离子植入工艺与第二热趋入工艺而被降低到接近远离各沟槽的侧壁的各P型扩散掺杂区的掺杂浓度，使由各P型扩散掺杂区与N型半导体基底所构成的超级结可具有均匀的电洞浓度与电子浓度的分布比例，进而解决超级结耐压能力不佳的问题。本发明的N型斜角度离子植入工艺的植入浓度与深度以及第二热趋入工艺的加热时间可根据所欲形成的超级结的耐压能力来决定。在本发明的其它实施例中，当各P型扩散掺杂区邻近各沟槽的侧壁的掺杂浓度小于各P型扩散掺杂区远离各沟槽的侧壁的掺杂浓度时，斜角度离子植入工艺可为P型斜角度离子植入工艺，以在邻近各沟槽的侧壁的各P型扩散掺杂区中植入多个P型掺杂物。并且，在第二热趋入工艺之后，一浓度提升区会形成在邻近各沟槽的侧壁的各P型扩散掺杂区中，且邻近各沟槽的侧壁的各P型扩散掺杂区的掺杂浓度可被提升到接近远离各沟槽的侧壁的各P型扩散掺杂区的掺杂浓度。借此，当各P型扩散掺杂区邻近各沟槽的侧壁的掺杂浓度过低时，利用P型斜角度离子植入工艺与第二热趋入工艺可提升各P型扩散掺杂区邻近各沟槽的侧壁的掺杂浓度，使超级结可具有均匀的电洞浓度与电子浓度的分布比例。以下将进一步说明本实施例利用P型斜角度离子植入工艺与第二热趋入工艺来提升各P型扩散掺杂区邻近各沟槽的侧壁的掺杂浓度的功效。请参考图10，图10所示为各P型扩散掺杂区与N型半导体基底的掺杂浓度以及距离各沟槽的侧壁的长度的关系示意图。如图10所示，第四曲线C4代表未进行P型斜角度离子植入工艺与第二热趋入工艺之前的各P型扩散掺杂区的掺杂浓度与距离各沟槽的侧壁的长度的关系曲线；第五曲线C5代表进行P型斜角度离子植入工艺与第二热趋入工艺之后的各P型扩散掺杂区的掺杂浓度与距离各沟槽的侧壁的长度的关系曲线；以及第六曲线C6代表N型半导体基底的掺杂浓度与距离各沟槽的侧壁的长度的关系曲线。由此可知，邻近各沟槽的侧壁的各P型扩散掺杂区的掺杂浓度可因进行P型斜角度离子植入工艺与第二热趋入工艺而被提升，使由各P型扩散掺杂区与N型半导体基底所构成的超级结可具有均匀的电洞浓度与电子浓度的分布比例，进而解决超级结耐压能力不佳的问题。本发明的P型斜角度离子植入工艺的植入浓度与深度以及第二热趋入工艺的加热时间可根据所欲形成的超级结的耐压能力来决定。本发明的功率晶体管组件的超级结结构的制作方法并不以上述实施例为限。下文将继续揭示本发明的其它实施例或变化形，然为了简化说明并突显各实施例或变化形之间的差异，下文中使用相同标号标注相同组件，并不再对重复部分作赘述。请参考图11与图12，且一并参考图1与图2以及图4到图8。图11与图12所示为本发明另一 优选实施例的超级结结构的制作方法。相较于上述实施例，本实施例的制作方法系利用第二掺杂物来源层来调整P型扩散掺杂区的掺杂浓度。本实施例的制作方法在形成P型扩散掺杂区的步骤之前与上述实施例相同，因此各P型扩散掺杂区邻近各沟槽的侧壁的掺杂浓度大于各P型扩散掺杂区远离各沟槽的侧壁的掺杂浓度，如图1与图2所示。接着，如图11所示，移除第一掺杂物来源层112，然后在各沟槽中填入一掺杂浓度调整层202。其中，掺杂浓度调整层202系由一第二掺杂物来源层所构成，且第二掺杂物来源层包括多个第二掺杂物。接着，进行第二热趋入工艺，使第二掺杂物朝P型扩散掺杂区114扩散，以调整邻近各沟槽110的侧壁的各P型扩散掺杂区114的掺杂浓度。然后，如图12所示，移除掺杂浓度调整层202。本实施例的后续步骤与上述实施例相同，如图4到图8所示，因此不再在此赘述。在本实施例中，第二掺杂物来源层系为N型，因此第二掺杂物为N型，且浓度调整区118会形成在邻近各沟槽110的侧壁的各P型扩散掺杂区114中。并且，形成第二掺杂物来源层的材料包括砷娃玻璃或磷娃玻璃，但不限于此。本发明形成第一掺杂物来源层与第二掺杂物来源层的材料系依据所具有的第一掺杂物与第二掺杂物的导电类型来决定。例如:当第一导电类型为N型，第二导电类型为P型时，形成第一掺杂物来源层112的材料包含有硼硅玻璃，且形成第二掺杂物来源层的材料包括砷硅玻璃或磷硅玻璃。当第一导电类型为P型，且第二导电类型为N型时，形成第一掺杂物来源层112的材料包括砷硅玻璃或磷硅玻璃，且形成第二掺杂物来源层的材料包括硼硅玻璃，但本发明不以此为限。另外，由于植入各P型扩散掺杂区114的N型第二掺杂物系与各P型扩散掺杂区114的P型第一掺杂物的导电类型不同，因此在各浓度调整区118中，N型第一掺杂物会与各P型扩散掺杂区114中的部分P型第一掺杂物中和，使各浓度调整区118中的P型第一掺杂物的掺杂浓度被调整到接近各P型扩散掺杂区114的P型第一掺杂物的掺杂浓度。借此，当各P型扩散掺杂区114邻近各沟槽110的侧壁的掺杂浓度过大时，各P型扩散掺杂区114邻近各沟槽110的侧壁的掺杂浓度可被降低到接近各P型扩散掺杂区114的远离各沟槽110的侧壁的掺杂浓度，且由各P型扩散掺杂区114与N型半导体基底102所构成的超级结可具有均匀的电洞浓度与电子浓度的分布比例，进而可解决超级结耐压能力不佳的问题。在本发明的其它实施例中，形成掺杂浓度调整层的材料也可包括单晶硅、多晶硅、非晶硅或硅氧化物等未掺杂材料，以在进行第二热趋入工艺时，通过扩散原理将邻近各沟槽的侧壁的各P型扩散掺杂区 的P型第一掺杂物扩散到掺杂浓度调整层中，进而降低邻近各沟槽的侧壁的P型扩散掺杂区的掺杂浓度。此外，在本发明的其它实施例中，当各P型扩散掺杂区邻近各沟槽的侧壁的掺杂浓度小于各P型扩散掺杂区远离各沟槽的侧壁的掺杂浓度时，第二掺杂物来源层的第二掺杂物也可为P型。此时，形成第二掺杂物来源层的材料系与形成第一掺杂物来源层的材料相同，且包括硼硅玻璃，但不限于此。借此，当各P型扩散掺杂区邻近各沟槽的侧壁的掺杂浓度过低时，利用填入第二掺杂物来源层与第二热趋入工艺可在邻近各沟槽的侧壁的各P型扩散掺杂区中形成浓度提升区，并提升各P型扩散掺杂区邻近各沟槽的侧壁的掺杂浓度，使超级结可具有均匀的电洞浓度与电子浓度的分布比例。综上所述，本发明利用斜角度离子植入工艺或在沟槽中填入掺杂浓度调整层并搭配热趋入工艺，在各扩散掺杂区邻近各沟槽的侧壁的掺杂浓度过高时降低其掺杂浓度，而在各扩散掺杂区邻近各沟槽的侧壁的掺杂浓度过低时提升其掺杂浓度，借此由各扩散掺杂区与半导体基底所构成的超级结可具有均匀的电洞浓度与电子浓度的分布比例，进而可解决超级结耐压能力不佳的问题。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。凡在本发明的精神和原则之内，所作的任何修改、等同 替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种具有超级结的功率晶体管组件的制作方法，其特征在于，包括: 提供一半导体基底，具有一第一导电类型； 在所述半导体基底中形成至少一沟槽； 在所述沟槽中填入一掺杂物来源层，其中所述掺杂物来源层包括多个掺杂物，且所述掺杂物具有不同于所述第一导电类型的丨第二导电类型； 进行一第一热趋入工艺，将所述掺杂物扩散到所述半导体基底中，以在所述沟槽两侧的所述半导体基底中分别形成两个扩散掺杂区，其中各所述扩散掺杂区邻近所述沟槽的侧壁的掺杂浓度不同于各所述扩散掺杂区远离所述沟槽的侧壁的掺杂浓度； 移除所述掺杂物来源层；以及 进行一斜角度离子植入工艺与一第二热趋入工艺，以调整邻近所述沟槽的侧壁的各所述扩散掺杂区的掺杂浓度。
2.如权利要求1所述的具有超级结的功率晶体管组件的制作方法，其特征在于，各所述扩散掺杂区邻近所述沟槽的侧壁的掺杂浓度大于各所述扩散掺杂区远离所述沟槽的侧壁的掺杂浓度，且所述斜角度离子植入工艺在邻近所述沟槽的侧壁的各所述扩散掺杂区中植入多个具有所述第一导电类型的掺杂物。
3.如权利要求1所述的具有超级结的功率晶体管组件的制作方法，其特征在于，各所述扩散掺杂区邻近所述沟槽的侧壁的掺杂浓度小于各所述扩散掺杂区远离所述沟槽的侧壁的掺杂浓度，且所述斜角度离子植入工艺在邻近所述沟槽的侧壁的各所述扩散掺杂区中植入多个具有所述第二导电类型的离子。
4.如权利要求1所述的具有超级结的功率晶体管组件的制作方法，其特征在于，所述第二导电类型为P型，且形成所 述掺杂物来源层的材料包括硼硅玻璃。
5.如权利要求1所述的具有超级结的功率晶体管组件的制作方法，其特征在于，所述第二导电类型为N型，且形成所述掺杂物来源层的材料包括砷硅玻璃或磷硅玻璃。
6.如权利要求1所述的具有超级结的功率晶体管组件的制作方法，其特征在于，在所述斜角度离子植入工艺与所述第二热趋入工艺之后，所述制作方法另包括: 在所述沟槽中形成一绝缘层； 在所述沟槽的至少一所述侧的所述半导体基底上形成一栅极结构； 在所述栅极结构的两侧的所述半导体基底中分别形成两个基体掺杂区，且各所述基体掺杂区分别与各所述扩散掺杂区相接触，其中所述基体掺杂区具有所述第二导电类型；以及 在各所述基体掺杂区中分别形成一源极掺杂区。
7.一种具有超级结的功率晶体管组件的制作方法，其特征在于，包括: 提供一半导体基底，具有一第一导电类型； 在所述半导体基底中形成至少一沟槽； 在所述沟槽中填入一第一掺杂物来源层，其中所述第一掺杂物来源层包括多个第一掺杂物，且所述第一掺杂物具有不同于所述第一导电类型的丨第二导电类型； 进行一第一热趋入工艺，将所述第一掺杂物扩散到所述半导体基底中，以在所述沟槽两侧的所述半导体基底中分别形成两个扩散掺杂区，其中各所述扩散掺杂区邻近所述沟槽的侧壁的掺杂浓度不同于各所述扩散掺杂区远离所述沟槽的侧壁的掺杂浓度；移除所述第一掺杂物来源层； 在所述沟槽中填入一掺杂浓度调整层，并进行一第二热趋入工艺，以调整邻近所述沟槽的侧壁的各所述扩散掺杂区之掺杂浓度；以及 移除所述掺杂浓度调整层。
8.如权利要求7所述的具有超级结的功率晶体管组件的制作方法，其特征在于，所述掺杂浓度调整层是由一第二掺杂物来源层所构成，且所述第二掺杂物来源层包括多个具有所述第一导电类型的第二掺杂物。
9.如权利要求8所述的具有超级结的功率晶体管组件的制作方法，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型，形成所述第一掺杂物来源层的材料包括硼硅玻璃，且形成所述第二掺杂物来源层的材料包括砷硅玻璃或磷硅玻璃。
10.如权利要求8所述的具有超级结之功率晶体管组件的制作方法，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型，形成所述第一掺杂物来源层的材料包括砷硅玻璃或磷硅玻璃，且形成所述第二掺杂物来源层的材料包括硼硅玻璃。
11.如权利要求7所述的具有超级结的功率晶体管组件的制作方法，其特征在于，所述掺杂浓度调整层是由一第二掺杂物来源层所构成，且所述第二掺杂物来源层包括多个具有所述第二导电类型的第二掺杂物。
12.如权利要求11所述的具有超级结的功率晶体管组件的制作方法，其特征在于，所述第二导电类型为P型，且形成所述第一掺杂物来源层与所述第二掺杂物来源层的材料分别包括硼娃玻璃。
13.如权利要求1 1所述的具有超级结的功率晶体管组件的制作方法，其特征在于，所述第二导电类型为N型，且形成所述第一掺杂物来源层与所述第二掺杂物来源层的材料分别包括砷硅玻璃或磷硅玻璃。
14.如权利要求7所述的具有超级结的功率晶体管组件的制作方法，其特征在于，形成所述掺杂浓度调整层的材料包括单晶硅、多晶硅、非晶硅或硅氧化物。
15.如权利要求7所述的具有超级结的功率晶体管组件的制作方法，其特征在于，在移除所述掺杂浓度调整层之后，所述制作方法另包括: 在所述沟槽中形成一绝缘层； 在所述沟槽的至少一所述侧的所述半导体基底上形成一栅极结构； 在所述栅极结构的两侧的所述半导体基底中分别形成两个基体掺杂区，且各所述基体掺杂区分别与各所述扩散掺杂区相接触，其中所述基体掺杂区具有所述第二导电类型；以及 在各所述基体掺杂区中分别形成一源极掺杂区。
全文摘要
本发明公开了一种功率晶体管组件的制作方法。首先，提供具有一第一导电类型的一半导体基底，并在半导体基底中形成至少一沟槽。接着，在沟槽中填入一掺杂物来源层，并进行一第一热趋入工艺，在半导体基底中分别形成具有一第二导电类型的两个扩散掺杂区，其中各扩散掺杂区邻近沟槽的掺杂浓度不同于各扩散掺杂区远离沟槽的掺杂浓度。然后，移除掺杂物来源层，并进行一斜角度离子植入工艺与一第二热趋入工艺，以调整邻近沟槽的各扩散掺杂区的掺杂浓度。
文档编号H01L21/265GK103247534SQ20121009076
公开日2013年8月14日 申请日期2012年3月30日 优先权日2012年2月14日
发明者林永发, 徐守一, 吴孟韦, 张家豪 申请人:茂达电子股份有限公司