连接器的制作方法与工艺

连接器【技术领域】本发明涉及一种连接器，特别是一种内存连接器，其接脚之间的间距较宽，可以方便电路的布局。

背景技术：
随着半导体制程的进步，让电子产品的制造成本减少。然而，制程的进步，也造成在电路设计上需要根据新的制程改变其电路布局。举例来说，传统计算机的动态随机存取内存(DynamicRandomAccessMemory，DRAM)的连接器是使用双列式封装(DualInlinePackage，DIP)制程来制作连接器的接脚(pin)。随着半导体制程的进步，表面黏着组件(SurfaceMountDevice，SMD)的封装制程方式日益普及，已经逐渐取代传统的DIP封装制程。然而，若是DRAM的连接器都改以既有的SMD制程来制做其接脚，主机板上的表面电路布局都必需要重新设计，因为以目前既有的SMD制程所制做出的连接器的接脚间距小于DIP制程所制做出来的接脚间距，其可布局讯号线的使用空间缩短，故走线由原先的一至三条(依照布局需求最多可三条)缩减至只能一条，因而大大地增加在电路板的电路布局设计的难度。图1为传统以DIP制程所制做出内存连接器的接脚的示意图。如图1所示，在内存连接器100上，以DIP制程所制做出来的接脚102以四排不定点对称的方式排列在连接器100的底部。图2为以SMD制程所制做出的内存连接器的示意图。如图2所示，在内存连接器200上，以SMD制程所制做出来的接脚202仅以两排对称的方式排列，由此看出图2的接脚202的排列方式不同于图1的接脚102，而且图2的接脚202与接脚202彼此之间的间距小于在图1中的接脚102与接脚102之间的间距。因此存在一种因应旧有需求的SMD制程的内存连接器的接脚设计，可以增加接脚与接脚之间的间距，降低电路布局设计的难度。

技术实现要素：
鉴于以上的问题，本发明提供一种内存连接器的接脚设计，藉以解决习用接脚之间的间距过小，其可布局讯号线的使用空间缩短的问题。本发明的另一个目的在于提出一种内存连接器的接脚设计，让接脚之间的间距可以加宽，让原本主机板的走线布局不用做大幅度的更动。根据上述目的，本发明涉及一种连接器，包括有本体与多个接脚。本体具有一底部，且定义一纵向方向，而接脚以交错排列的方式沿纵向方向设置于底部上。其中接脚以表面连着装置(SurfaceMountDevice，SMD)的制程方式制造，且底部包含多个凹槽，这些凹槽是对应于每个接脚设置于底部两侧，且这些接脚之间的间距在25~30密尔(mils)之间。上述的连接器，其中这些接脚更包含多个第一接脚、多个第二接脚、多个第三接脚与多个第四接脚。第一接脚位于连接器的底部的第一侧边，第二接脚与第一接脚相邻，且第一接脚与第二接脚以交错方式排列，第三接脚与第二接脚相邻，第四接脚位于连接器的底部的第二侧边，第四接脚与第三接脚相邻，且第三接脚与第四接脚以交错的方式排列。上述的连接器，其中第一接脚与第三接脚以向本体的底部的第一侧边方向弯折，而第二接脚与第四接脚以向本体的底部的第二侧边方向弯折。上述的连接器，其中第一接脚与第三接脚以本体沿纵向方向的一中心线为对称中心对称设置，第二接脚与第四接脚以中心线为对称中心对称设置。上述的连接器，其中本体的底部包含多个凹槽，这些凹槽是对应于这些接脚，沿纵向方向延伸设置于底部两侧。上述的连接器，其中这些接脚之间的间距在25~30密尔(mils)之间。本发明另外涉及一种连接器，包括有本体、多个第一接脚、多个第二接脚、多个第三接脚以及多个第四接脚。其中本体包含一底部，且定义一纵向方向，多个第一接脚位于连接器的底部的第一侧边，第二接脚与第一接脚相邻，且第一接脚与第二接脚以交错方式排列，第三接脚与第二接脚相邻，第四接脚位于连接器的底部的第二侧边，第四接脚与第三接脚相邻，且第三接脚与第四接脚以交错的方式排列。其中，第一接脚与第三接脚以向本体的底部的第一侧边方向弯折，而第二接脚与第四接脚以向本体的底部的第二侧边方向弯折。上述的连接器，其中这些第一接脚、第二接脚、第三接脚与第四接脚是以表面黏着装置(SurfaceMountDevice，SMD)的制程方式制作。上述的连接器，其中本体的底部包含多个凹槽，这些凹槽是对应于这些接脚，沿纵向方向延伸设置于底部两侧。上述的连接器，其中每排接脚彼此间的间距为25~30密尔(mils)宽。上述的连接器，其中第一接脚与第三接脚以本体沿纵向方向的一中心线为对称中心对称设置，第二接脚与第四接脚以中心线为对称中心对称设置。本发明的功效在于，通过新的接脚排列设计，加大了接脚与接脚之间的间距，让电路布局难度降低，而且也无须因为改换制程需要大幅度的更改电路布局设计，而且这样的接脚排列方式并没有增加制程上的步骤，所以也不会额外的增加制程的成本。有关本发明的特征、实作与功效，兹配合图式作最佳实施例详细说明如下。【附图说明】下面结合附图和实施方式对本发明作进一步详细的说明。图1为习知以双列式封装(DualInlinePackage，DIP)制程所制做出的连接器的示意图。图2为习知以表面黏着组件(SurfaceMountDevice，SMD)制程所制做出的连接器的示意图。图3为本发明较佳实施例的连接器的示意图。图4为本发明较佳实施例的连接器接脚的局部放大图。图5为本发明较佳实施例的连接器的俯视图。主要组件符号说明：100连接器102接脚200连接器202接脚300连接器302本体304接脚3042第一接脚3044第二接脚3046第三接脚3048第四接脚3050第一侧边3052第二侧边306底部400连接器402本体404接脚4042第一接脚4044第二接脚4046第三接脚4048第四接脚4050第一侧边4052第二侧边406底部500连接器502本体504接脚506底部508顶部510凹槽【具体实施方式】本发明的一些实施例将详细描述如下。然而，除了如下描述外，本发明还可以广泛地在其它的实施例施行，且本发明的范围并不受实施例的限定，其以之后的专利范围为准。再者，为提供更清楚的描述及更易理解本发明，图式内各部分并没有依照其相对尺寸绘图，某些尺寸与其它相关尺度相比已经被放大；不相关的细节部分也未完全绘出，以求图式的简洁。图3为本发明较佳实施例的连接器的示意图。如图3所示，在本发明的实施例中，连接器300较佳为动态随机处理内存(DynamicRandomAccessMemory，DRAM)的连接器，然而在不同实施例中，连接器300也可以为其它电子组件的连接器，在此并不局限。连接器300主要包含本体302与接脚304。其中接脚304都是以表面黏着组件(SurfaceMountDevice，SMD)的制程方式所制做而成，接脚304以交错排列的方式设置于本体302的底部306上。一般来说，在本实施例的接脚304可区分为第一接脚3042、第二接脚3044、第三接脚3046与第四接脚3048，且第一接脚3042、第二接脚3044、第三接脚3046与第四接脚3048依序地沿着底部306的纵向方向排列。其中，第一接脚3042与第三接脚3046以本体沿纵向方向的一中心线为对称中心对称设置，而第二接脚3044与第四接脚3048以中心线为对称中心对称设置。第一接脚3042位于连接器300的底部306的第一侧边3050，其中第二接脚3044与第一接脚3042相邻，且第一接脚3042依序地排序与第二接脚3044交错地排列。而第三接脚3046与第二接脚3044相邻，第四接脚位3048于连接器300的底部306的一第二侧边3052，第四接脚3048与第三接脚3046相邻，且第三接脚3046依序地与第四接脚3048交错地排列。通过上述的接脚304排列方式，由原本两排排列的方式改为四排排列的方式，接脚304与接脚304之间的间距加大了，而且以交错排列的方式，接脚304与接脚304之间可以容纳一至三条的讯号线，让主机板的电路布局无须大幅度的改变。图4为本发明的连接器接脚的局部放大图。如图4所示，不同于传统以SMD制程所制做的接脚，在本发明的较佳实施例的连接器400中，在本体402的底部406上，接脚404的弯折方向并非一致。其中，第一接脚4042是朝底部406的第一侧边4050方向弯折，第二接脚4044是朝底部406的第二侧边4052方向弯折，第三接脚4046是朝底部406的第一侧边4050方向弯折，而第四接脚4048是朝底部406的第二侧边4052方向弯折。然而，在此需要说明的是，在不同实施例中，接脚404的弯折方向也可以做更改，举例来说，第一接脚4042可以是朝底部406的第二侧边4052方向弯折，而第二接脚4044是朝底部406的第一侧边4050方向弯折，在此并不局限。通过改变接脚404的弯折方向，让接脚404与接脚404之间的间距加大，使间距之间可以容纳较多的讯号线，降低电路布线的难度。图5为本发明较佳实施例的连接器的侧视图。如图5所示，连接器500主要包含本体502与接脚504，为了让组装者可以看出是否接脚504都已正确地对准主机板的讯号线，在设计连接器500时，让底部506的宽度小于顶部508的宽度，组装者由上往下看时，可以明显看到接脚504的排列，在组装时可以很容易的看见是否接脚504对准主机板的讯号线。然而，由于在本发明的连接器500中有一半的接脚504是向底部506内侧弯折，原本的本体502设计无法看见向内弯折的接脚504是否对准主机板的讯号线。因此在底部506对应接脚504的边缘沿纵向方向延伸挖出凹槽510，当组装者由上往下看时，可以透过此凹槽510明显看见接脚504的走线。通过上述的设计，当连接器500焊接在主机板上，组装者很容易地透过肉眼可以明显看出每个接脚504是否连接到对应的讯号线。另外，在此需要说明的是，本发明的连接器500较佳为DDR3(DoubleDataRate3)DIMM(DoubleInlineMemoryModule)内存的插槽连接器。从图5中可以更明显看出接脚504的弯折方向并非都完全一致，弯折方向的不同，可以造成接脚504看似交错的排列，让接脚504与接脚504之间的间距加大，在间距之间的走线维持在一~三条。间距之间的距离大约是28密尔(mils)宽，换句话说，间距之间的距离可以在25-30密尔(mils)之间，让间距之间可以容纳一~三条讯号线的布线。综上所述，通过新的接脚排列设计，加大了接脚与接脚之间的间距，让电路布局难度降低，而且也无须因为改换制程需要大幅度的更改电路布局设计，而且这样的接脚排列方式并没有增加制程上的步骤，所以也不会额外的增加制程的成本。虽然本发明的实施例揭露如上所述，然并非用以限定本发明，任何熟习相关技艺者，在不脱离本发明的精神和范围内，举凡依本发明申请范围所述的形状、构造、特征及数量当可做些许的变更，因此本发明的专利保护范围须视本说明书所附的申请专利范围所界定者为准。