半导体器件的形成方法、鳍式场效应管的形成方法与流程

本发明涉及半导体制造技术领域，尤其涉及半导体器件的形成方法、鳍式场效应管的形成方法。

背景技术：
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅（gate-last）工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸（CD，CriticalDimension）进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。鳍式场效应晶体管（FinFET）是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层（图中未示出）和位于栅介质层上的栅电极（图中未示出）。对于FinFET，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。然而随着工艺节点的进一步减小，现有技术的鳍式场效应晶体管的器件性能存在问题。更多关于鳍式场效应晶体管的结构及形成方法请参考专利号为“US7868380B2”的美国专利。

技术实现要素：
本发明解决的问题是提供一种器件性能稳定的半导体器件的形成方法、鳍式场效应管的形成方法。为解决上述问题，本发明的实施例提供了一种导体器件的形成方法，包括：提供半导体衬底；对所述半导体衬底进行掺杂工艺，形成位于所述半导体衬底表面的掺杂层；形成位于所述掺杂层表面的硬掩膜层，以所述硬掩膜层为掩膜，刻蚀部分所述掺杂层，形成第一子鳍部；在所述半导体衬底表面形成绝缘层，所述绝缘层表面与所述第一子鳍部顶部齐平；形成绝缘层后，去除部分厚度的第一子鳍部，形成开口；在所述开口内形成第二子鳍部，所述第二子鳍部顶部与所述绝缘层表面齐平。可选地，所述掺杂层中掺杂的离子浓度小于5E18atoms/cm3。可选地，所述掺杂层中掺杂的离子浓度大于5E17atoms/cm3。可选地，当所述半导体器件为p沟道鳍式场效应管时，所述掺杂层中掺杂的离子包括锗离子。可选地，所述掺杂层中的碳离子占总掺杂的离子的体积百分比小于1%。可选地，所述掺杂层中的碳离子占总掺杂的离子的体积百分比小于0.1%。可选地，当所述半导体器件为n沟道鳍式场效应管时，所述掺杂层中掺杂的离子包括碳离子。可选地，所述掺杂层中锗离子占总掺杂的离子的体积百分比小于3%。可选地，所述绝缘层的材料为氧化硅、氮化硅或氮氧化硅。可选地，所述第二子鳍部的材料为硅、硅锗、锗、碳化硅或III-V族化合物。可选地，所述第二子鳍部的形成工艺为选择性外延沉积工艺。可选地，所述选择性外延沉积工艺的工艺参数范围为：沉积温度为650℃-750℃，沉积腔室的压强为0.3托-1.0托。可选地，还包括：在形成第二子鳍部前，对所述开口的侧壁进行退火处理。可选地，所述退火处理时通入的气体为氧气，退火温度为400℃-700℃。可选地，还包括：在形成第二子鳍部前，对所述开口底部的半导体衬底进行退火处理。可选地，所述退火处理时通入的气体包括氢气和氩气、氢气和氦气、或氢气和氖气。可选地，还包括：对所述掺杂层进行退火处理。可选地，还包括：去除部分绝缘层，使剩余的绝缘层表面高于剩余的第一子鳍部表面，或与剩余的第一子鳍部表面齐平。可选地，去除部分绝缘层的厚度为25-35nm。可选地，所述第二子鳍部的高度为20-40nm。可选地，所述半导体衬底包括第一区域和与所述第一区域相邻但隔离的第二区域，所述第一区域用于形成p沟道鳍式场效应管，所述第二区域用于形成n沟道鳍式场效应管，所述第一区域的掺杂层中包含锗离子，所述第二区域的掺杂层中包含碳离子。相应的，发明人还提供了一种鳍式场效应管的形成方法，包括：提供采用上述任一种方法形成的半导体器件；形成横跨所述第二子鳍部的顶壁和侧壁的栅极结构；在所述栅极结构两侧的第一子鳍部内形成源/漏区。可选地，所述栅极结构包括横跨所述第二子鳍部的顶壁和侧壁的栅介质层，和覆盖所述栅介质层的栅电极层。可选地，所述栅介质层的材料为氧化硅或高K介质，所述栅电极层的材料为多晶硅或金属。与现有技术相比，本发明的实施例具有以下优点：形成半导体器件的形成工艺简单，在形成第一子鳍部前，首先对半导体衬底进行掺杂形成掺杂层，后续形成的第一子鳍部表面处的掺杂离子浓度最大，形成的半导体器件的沟道区的应力大，沟道区载流子迁移率增加，半导体器件的阈值电压低，性能好，而且由于第二子鳍部内不具有掺杂离子，形成的半导体器件的栅极漏电流小，半导体器件的性能稳定。并且，在本发明实施例形成的半导体器件的基础上，形成的鳍式场效应管的各沟道区的应力大，载流子迁移率高，鳍式场效应管的阈值电压低，性能好。并且，所述鳍式场效应管的栅极漏电流小，性能稳定。附图说明图1是现有技术的鳍式场效应管的立体结构示意图；图2是为鳍式场效应管的鳍部内的离子浓度随测量的点到鳍部顶部的距离之间变化的示意图；图3为本发明实施例的半导体器件的形成方法的流程示意图；图4-图10为本发明实施例的半导体器件的形成过程的剖面结构示意图。具体实施方式正如背景技术所述，现有技术的鳍式场效应管的性能不稳定。经过研究，发明人发现，影响鳍式场效应管的性能稳定性的原因有多个，其中一个原因是：现有技术在半导体衬底表面形成鳍部14（如图1所示）后， 由所述鳍部14的顶部表面向鳍部14内部进行掺杂离子时，如图2中所示，图2中X轴代表鳍部14内的掺杂离子的浓度，Y轴代表鳍部14内任一点到鳍部14顶部的距离，理想掺杂情况下，希望掺杂后的离子浓度在鳍部14内的分布情况如曲线100所示，掺杂离子集中在鳍部14的中段部位，而鳍部14两端的离子浓度较少，且分布均匀；然而，实际掺杂后的离子浓度在鳍部14内的分布情况如曲线110所示，所述鳍部14的中段部位的离子浓度最高，并且鳍部14内的离子浓度由中段部位向两端逐渐减小（dopingtail），所述鳍部14顶部也会不可避免的存在较多的掺杂离子，采用所述顶部具有较多掺杂离子的鳍部14形成的鳍式场效应管，其栅极漏电流增加，鳍式场效应管的性能不稳定。经过进一步研究，发明人发现，在形成鳍部前，首先在半导体衬底内进行掺杂形成掺杂层，然后刻蚀所述掺杂层形成第一子鳍部，之后再去除部分厚度的第一子鳍部，并在剩余的第一子鳍部表面形成未掺杂的第二子鳍部，所述第一子鳍部和第二子鳍部后续共同半导体器件的鳍部。本发明实施例的方法中，由于剩余的第一子鳍部内掺杂的离子浓度在所述剩余的第一子鳍部表面处最大，而随着测量的点距离所述剩余的第一子鳍部表面越远，所述掺杂的离子浓度逐渐降低，所述第一子鳍部和第二子鳍部共同构成的鳍部中掺杂的离子浓度分布较为接近曲线100（图2所示），形成的半导体器件的沟道区的应力增大，载流子迁移率增加，形成的半导体器件具有较低的阈值电压，其性能良好。为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。请参考图3，本发明实施例的半导体器件的形成方法，包括：步骤S201，提供半导体衬底；步骤S203，对所述半导体衬底进行掺杂工艺，形成位于所述半导体衬底 表面的掺杂层；步骤S205，形成位于所述掺杂层表面的硬掩膜层，以所述硬掩膜层为掩膜，刻蚀部分所述掺杂层，形成第一子鳍部；步骤S207，在所述半导体衬底表面形成绝缘层，所述绝缘层表面与所述第一子鳍部顶部齐平；步骤S209，形成绝缘层后，去除部分厚度的第一子鳍部，形成开口；步骤S211，在所述开口内形成第二子鳍部，所述第二子鳍部顶部与所述绝缘层表面齐平。具体的，请参考图4-图10，图4-图10示出了本发明实施例的半导体器件的形成过程的剖面结构示意图。请参考图4，提供半导体衬底300。所述半导体衬底300用于为后续工艺提供工作平台，形成n沟道和/或p沟道鳍式场效应管。所述半导体衬底300为硅衬底（Si）或绝缘体上硅（SOI）。在本发明的实施例中，所述半导体衬底300为硅衬底，其材料为单晶硅，所述半导体衬底300包括第一区域I和与所述第一区域相邻但隔离的第二区域II，所述第一区域I用于形成p沟道鳍式场效应管，所述第二区域II用于形成n沟道鳍式场效应管。需要说明的是，在本发明的实施例中，所述第一区域I和第二区域II通过浅沟槽隔离结构（STI）301相隔离。所述浅沟槽隔离结构301的材料为绝缘材料，例如氧化硅等。请参考图5，对所述半导体衬底300进行掺杂工艺，形成位于所述半导体衬底300表面的掺杂层。经过前述分析可知，现有技术在形成鳍部后，由所述鳍部14（图1所示）的顶部表面向其内部掺杂离子，实际掺杂后的离子浓度在鳍部14内的分布情 况为：鳍部14的中段部位的离子浓度最高，并且鳍部14内的离子浓度由中段部位向两端逐渐减小（dopingtail），所述鳍部14顶部也会不可避免的存在较多的掺杂离子，采用所述顶部具有较多掺杂离子的鳍部14形成的鳍式场效应管，其栅极漏电流增加，鳍式场效应管的性能不稳定。经过研究发现，如果首先刻蚀半导体衬底300形成第一子鳍部，由所述第一子鳍部顶部向其内部掺杂，然后形成位于所述第一子鳍部表面的第二子鳍部，虽然可以解决栅极漏电流增加的问题，提高半导体器件的稳定性。但是由于第一子鳍部内掺杂的离子浓度分布为：在所述第一子鳍部的中段部位离子浓度最大，而所述第一子鳍部两端的离子浓度逐渐减小。具有此种离子浓度分布的所述第一子鳍部，形成的半导体器件的沟道区的应力较小，载流子迁移率较小，形成的半导体器件的阈值电压较大，半导体器件的稳定性会受到影响。经过进一步研究发现，首先在半导体衬底300内掺杂形成掺杂层，然后刻蚀所述掺杂层形成表面处离子浓度最大的第一子鳍部，然后形成位于所述第一子鳍部表面的未掺杂的第二子鳍部，既可以提高半导体器件的沟道区的应力，增加沟道区的载流子迁移率，获得低的阈值电压，又可以减小栅极漏电流，形成的半导体器件的性能得到了极大的提高。所述掺杂层用于后续形成表面处离子浓度最大的第一子鳍部。经过研究，当所述掺杂层中掺杂的离子浓度小于5E18atoms/cm3时，形成的半导体器件的沟道区的应力大，并且当所述掺杂层中掺杂的离子浓度大于5E17atoms/cm3时，形成的半导体器件的沟道区的应力最大。考虑到所述掺杂层中掺杂的离子用于后续增大沟道区的应力，增加沟道区的载流子迁移率，获得低的阈值电压。当所述半导体器件为p沟道鳍式场效应管时，所述掺杂层中掺杂的离子主要包括锗离子；当所述半导体器件为n 沟道鳍式场效应管时，所述掺杂层中掺杂的离子主要包括碳离子。并且，为避免对p沟道的应力产生影响，形成p沟道鳍式场效应管所对应的掺杂层中碳离子占总掺杂的离子的体积百分比应小于1%，最好小于0.1%，使碳离子在用于形成p沟道鳍式场效应管的区域的负面影响减小至最小。同理，形成p沟道鳍式场效应管所对应的掺杂层中锗离子占总掺杂的离子的体积百分比应小于3%。在本发明的实施例中，由于所述第一区域I用于形成p沟道鳍式场效应管，所述第二区域II用于形成n沟道鳍式场效应管，因此，所述第一区域I的第一掺杂层303a主要包括锗离子，所述锗离子的浓度大于5E17atoms/cm3，小于5E18atoms/cm3，且所述第一区域I的第一掺杂层303a中碳离子占总掺杂的离子的体积百分比小于0.1%；所述第二区域II的第二掺杂层303b主要包括碳离子，所述碳离子的浓度大于5E17atoms/cm3，小于5E18atoms/cm3，且所述第二区域II的第二掺杂层303b中锗离子占总掺杂的离子的体积百分比小于3%。本发明的实施例中，由于所述第一掺杂层303a和第二掺杂层303b的掺杂离子并不相同，可以通过分别在第一区域I、第二区域II表面形成掩膜后掺杂而成，由于掺杂工艺已为本领域技术人员所熟知，在此不再赘述。形成的第一掺杂层303a和第二掺杂层303b中掺杂离子的浓度分布均如图2中曲线110所示，所述第一掺杂层303a和第二掺杂层303b的中段部位的掺杂离子的浓度最高，所述第一掺杂层303a和第二掺杂层303b两端（垂直于半导体衬底300表面方向）的掺杂离子的浓度逐渐减小。请参考图6，形成位于所述第一掺杂层303a和第二掺杂层303b表面的硬掩膜层305，以所述硬掩膜层305为掩膜，刻蚀部分所述第一掺杂层303a（图4所示）和第二掺杂层303b（图5所示），形成第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b。所述硬掩膜层305用于后续作为掩膜，刻蚀所述第一掺杂层303a和第二掺杂层303b。为便于后续去除，所述硬掩膜层305的材料不同于第一掺杂层303a和第二掺杂层303b的材料。刻蚀部分所述第一掺杂层303a和第二掺杂层303b的方法为刻蚀工艺，例如干法刻蚀工艺。由于采用刻蚀工艺形成第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b的工艺已为本领域技术人员所熟知，在此不再赘述。由于所述第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b分别由第一掺杂层303a和第二掺杂层303b刻蚀后形成，经硬掩膜层305为掩膜刻蚀后形成的所述第一区域I的第一子鳍部307a中掺杂离子的浓度与第一掺杂层303a中掺杂离子的浓度分布相同，所述第二区域II的第一子鳍部307b中掺杂离子的浓度与第二掺杂层303b中掺杂离子的浓度分布相同。即经硬掩膜层305为掩膜刻蚀后，所述第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b的中段部位的掺杂离子的浓度最大，靠近所述第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b两端处的掺杂离子的浓度逐渐减小。需要说明的是，在本发明的实施例中，还包括：对所述第一掺杂层303a和第二掺杂层303b进行退火处理，使所述第一掺杂层303a和第二掺杂层303b中掺杂的离子扩散进一步扩散，以利于后续形成满足工艺需求的第一子鳍部。请参考图7，在所述半导体衬底300表面形成绝缘层309，所述绝缘层309表面与所述第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b顶部齐平。所述绝缘层309用于隔离各区域的第一子鳍部307a、307b，并在后续用于作为形成第二子鳍部的窗口。所述绝缘层309的材料为氧化硅、氮化硅或 氮氧化硅等。所述绝缘层309的形成步骤为：首先形成覆盖所述半导体衬底300、第一区域I的第一子鳍部307a、第二区域II的第二子鳍部307b的绝缘薄膜，然后去除平坦化所述绝缘薄膜，形成与所述第一区域I的第一子鳍部307a、第二区域II的第二子鳍部307b顶部齐平的绝缘层309。需要说明的是，所述绝缘薄膜还可以覆盖所述硬掩膜层305（图6所示），平坦化所述绝缘薄膜的步骤中可以将所述硬掩膜层305一并去除。请参考图8，形成绝缘层305后，去除第一区域I中部分厚度的第一子鳍部307a和第二区域II中部分厚度的第一子鳍部307b，分别形成第一区域I的第一开口311a和第二区域II的第二开口311b。所述第一开口311a和第二开口311b用于后续被填充形成第二子鳍部313。所述第一开口311a和第二开口311b的形成方法为刻蚀工艺，例如干法刻蚀工艺。考虑到后续形成的半导体器件沟道区的应力与形成第一开口311a和第二开口311b后，剩余的第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b的掺杂离子的浓度有关。当所述剩余的第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b表面处掺杂离子的浓度最大时，后续形成的半导体器件的p沟道和n沟道的应力最大，p沟道和n沟道的载流子迁移率最大，能获得极低的阈值电压，半导体器件的性能最好。发明人通过控制刻蚀工艺的参数（例如刻蚀功率、刻蚀时间等），可以使去除部分所述第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b后，剩余的第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b表面处掺杂离子的浓度最大。在本发明的实施例中，去除的部分所述第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b的厚度为20-40nm，即形成的第一开口311a和第二开口311b的深度为20-40nm。请参考图9，分别在所述第一开口311a和第二开口311b内形成第二子鳍部313，所述第二子鳍部313顶部与所述绝缘层309表面齐平。所述第二子鳍部313用于和第一子鳍部313共同构成半导体器件的鳍部。所述第二子鳍部313形成在所述第一开口311a和第二开口311b内，且与所述绝缘层309表面齐平，因此，所述第二子鳍部313的高度与所述第一开口311a和第二开口311b的深度一致，为20-40nm。所述第二子鳍部307的形成工艺为选择性外延沉积工艺，所述选择性外延沉积工艺的反应气体为SiH2Cl2、HCl和H2；或者SiHX、HCl和H2。所述选择性外延沉积工艺的工艺参数范围为：沉积温度为650℃-750℃，沉积腔室的压强为0.3托-1.0托。所述第二子鳍部313的材料为硅、硅锗、锗、碳化硅或III-V族化合物（例如镓化砷、磷化铟和氮化镓等）。在本发明的实施例中，所述第一区域I和第二区域II的第二子鳍部313的材料相同，均为上述硅、硅锗、锗、碳化硅或III-V族化合物中的一种，所述第一区域I和第二区域II的第二子鳍部313可以在同一工艺步骤中形成。考虑到后续形成的半导体器件的栅极漏电流问题，本发明的实施例中，所述第二子鳍部313内不存在掺杂离子（intrinsic），后续形成的半导体器件的栅极漏电流小。需要说明的是，为使后续形成的第二子鳍部313的侧壁光滑，后续在所述第二子鳍部313表面形成栅极结构时，所述栅极结构中的栅介质层与所述第二子鳍部313侧壁结合处的质量好，在本发明的实施例中，还包括：在形成第二子鳍部前，对所述第一开口311a和第二开口311b的侧壁进行退火处理，所述退火处理时通入的气体为氧气，退火温度为400℃-700℃。另外，在本发明的实施例中，为使第二子鳍部313与第一区域I的第一子鳍部307a、第二区域II的第一子鳍部307b结合处的质量好，还包括：在形成 第二子鳍部前，对所述开口底部的半导体衬底进行退火处理，所述退火处理时通入的气体包括氢气和氩气、氢气和氦气、或氢气和氖气。请参考图10，为了后续形成覆盖所述第二子鳍部313侧壁和顶部的栅极结构，还包括：去除部分绝缘层309，使剩余的绝缘层309表面高于剩余的第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b表面，或与剩余的第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b表面齐平。在本发明的实施例中，去除部分绝缘层的厚度为25-35nm，去除部分绝缘层309后，剩余的绝缘层309表面高于剩余的第一区域I的第一子鳍部307a和第二区域II的第一子鳍部307b表面。上述步骤完成之后，本发明实施例的半导体器件的制作完成。由于在形成第一子鳍部前，首先对半导体衬底进行掺杂形成掺杂层，后续形成的第一子鳍部表面处的掺杂离子浓度最大，形成的半导体器件的沟道区的应力大，沟道区载流子迁移率增加，半导体器件的阈值电压低，性能好，而且由于第二子鳍部内不具有掺杂离子，形成的半导体器件的栅极漏电流小，半导体器件的性能稳定。相应的，发明人还提供了一种鳍式场效应管的形成方法，在上述实施例形成的半导体器件（图9）的基础上，还包括：形成横跨所述第二子鳍部的顶壁和侧壁的栅极结构（未图示）；在所述栅极结构两侧的第一子鳍部内形成源/漏区（未图示）。其中，所述栅极结构包括横跨所述第二子鳍部的顶壁和侧壁的栅介质层，和覆盖所述栅介质层的栅电极层，所述栅介质层的材料为氧化硅或高K介质，所述栅电极层的材料为多晶硅或金属。执行完上述步骤后，本发明实施例的鳍式场效应管的制作完成。所述鳍式场效应管各沟道区的应力大，载流子迁移率高，鳍式场效应管的阈值电压低，性能好。并且，所述鳍式场效应管的栅极漏电流小，性能稳定。综上，形成半导体器件的形成工艺简单，在形成第一子鳍部前，首先对 半导体衬底进行掺杂形成掺杂层，后续形成的第一子鳍部表面处的掺杂离子浓度最大，形成的半导体器件的沟道区的应力大，沟道区载流子迁移率增加，半导体器件的阈值电压低，性能好，而且由于第二子鳍部内不具有掺杂离子，形成的半导体器件的栅极漏电流小，半导体器件的性能稳定。并且，在本发明实施例形成的半导体器件的基础上，形成的鳍式场效应管的各沟道区的应力大，载流子迁移率高，鳍式场效应管的阈值电压低，性能好。并且，所述鳍式场效应管的栅极漏电流小，性能稳定。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。