一种半导体器件及其制造方法
【专利摘要】本发明公开了一种半导体器件的制造方法，包括以下步骤：提供SOI衬底，在所述衬底中形成浅沟槽隔离结构；在所述衬底上形成栅极结构；在所述栅极结构的两侧的衬底中形成源漏区；在源端的浅沟槽隔离结构中形成一沟槽以漏出部分源以及衬底的侧面；在所述栅极结构、源漏区上形成金属硅化物，同时在所述沟槽内形成金属硅化物以电连接所述源端和所述衬底。根据本发明的半导体器件的制造方法，通过在源端边缘开孔形成金属硅化物连接器件的源和衬底，使得器件工作在饱和区时由于热载流子碰撞而产生的空穴可以通过此硅化物导出衬底，使衬底和源端保持同电势，从而消除kink效应。
【专利说明】一种半导体器件及其制造方法
【技术领域】
[0001]本发明涉及半导体制造工艺，尤其涉及一种消除部分耗尽SOI (PD-SOI)器件kink 效应的方法。
【背景技术】
[0002]SOI (Silicon-On-1nsulator) MOS器件在许多方面比传统体硅MOS器件优越，因 而近几年来为人们所重视。SOI器件和体硅器件之间最主要的区别在于SOI器件中，顶层硅 膜相对于衬底是浮空的，引起“浮体效应”(floating body effect)。
[0003]SOI器件根据顶层硅膜厚可分为厚膜部分耗尽或半耗尽SOI (PD-SOI)器件和薄膜 全耗尽SOI (FD-SOI)器件。作为SOI器件的固有问题，浮体效应会引起翘曲效应(kink效 应)、寄生双极晶体管效应、反常的亚阈值效率、器件阈值电压漂移等等。这些效应不仅会降 低器件增益，导致器件工作不稳定，还将使漏击穿电压减小，并引起单管闩锁效应，带来较 大的泄漏电流导致功耗增加。
[0004]翘曲效应(kink效应)是指当漏电压高于某值时，SOI MOS器件的输出特性曲线出 现上翘的现象。对于翘曲效应可作如下解释:首先考虑ro-soi器件，当漏电压充分高时，沟 道电子可从漏极附近的高电场区中得到足够的能量，通过碰撞电离而产生电子-空穴对， 所产生的电子迅速穿过沟道区到达漏极，而空穴则迁移到硅膜中电位最低(即体浮空区域) 处。由于soi器件中氧化埋层的隔离作用，体浮空区产生了空穴积累，并对源-体结形成正 向偏置，使浮空区的电位升高。随着电压的增加，阈值电压减小，因而导致漏电流增加，出现 翘曲效应。kink效应使得器件的行为出现偏差，导致芯片功能失效。
[0005]总之，kink效应严重影响了 ro-soi器件的应用范围，阻碍了 SOI电路的发展。因 此抑制kink效应成为SOI技术的研究热点之一。
【发明内容】
[0006]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进 一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的 关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0007]为了解决现有技术中存在的问题，本发明提出了一种半导体器件的制造方法，包 括以下步骤:
[0008]提供SOI衬底，在所述衬底中形成浅沟槽隔离结构；
[0009]在所述衬底上形成栅极结构；
[0010]在所述栅极结构的两侧的衬底中形成源漏区；
[0011]在源端的浅沟槽隔离结构中形成一沟槽以漏出部分源以及衬底的侧面；
[0012]在所述栅极结构、源漏区上形成金属硅化物，同时在所述沟槽内形成金属硅化物 以电连接所述源端和所述衬底。
[0013]进一步，还包括在所述衬底中形成LDD掺杂区的步骤。[0014]进一步，还包括在所述栅极结构的侧壁上形成间隙壁的步骤。
[0015]进一步，所述栅极结构包括栅绝缘层以及多晶硅层。
[0016]进一步，所述半导体器件为半耗尽SOI器件。
[0017]进一步，所述沟槽的个数为2个，对称形成在栅极结构两端的浅沟槽隔离结构中。
[0018]进一步，所述沟槽的深度不小于所述SOI衬底上硅层的厚度。 [0019]进一步，所述沟槽部分形成于所述间隙壁的底部。
[0020]进一步，所述沟槽的顶部与所述间隙壁相接。
[0021]本发明还提供一种采用上述方法制造的半导体器件。
[0022]根据本发明的半导体器件的制造方法，通过在源端边缘开孔形成金属硅化物连接器件的源和衬底，使得器件工作在饱和区时由于热载流子碰撞而产生的空穴可以通过此硅化物导出衬底，使衬底和源端保持同电势，从而消除kink效应。
【专利附图】
【附图说明】
[0023]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
[0024]图1为根据本发明一个实施方式制作半导体器件工艺流程图；
[0025]图2A-2I为根据本发明一个实施方式制作半导体器件工艺流程中各步骤所获得的器件的剖视图。
【具体实施方式】
[0026]接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0027]应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
[0028]图1示出了根据本发明一个实施方式制作半导体器件工艺流程图，图2A-2I示出了根据本发明一个实施方式制作半导体器件工艺流程中各步骤所获得的器件的剖视图。应当注意的是，半导体器件中的部分器件结构可以由CMOS制作流程来制造，因此在本发明的方法之前、之中或之后可以提供额外的工艺，且其中某些工艺在此仅作简单的描述。下面将结合图1和图2A-2I来详细说明本发明的制作方法
[0029]执行步骤101，提供SOI衬底，在所述衬底中形成浅沟槽隔离结构。
[0030]如图2A所示，提供SOI衬底，所述衬底包括底部氧化物埋层200以于位于所述底部氧化物埋层上的硅层201，在所述衬底中形成浅沟槽隔离结构202。上述浅沟槽隔离结构的形成方法为本领域人员所熟知，具体包括浅沟隔离槽刻蚀，高密度等离子体(HDP)淀积氧化物，化学机械研磨氧化物使平坦化，热磷酸去掉氮化硅等步骤，在这里就不一一赘述了。
[0031]执行步骤102，在所述衬底上形成栅极结构。
[0032]如图2B所示，在所述衬底上形成栅绝缘层和栅极材料层，然后对所述的进行栅绝 缘层和栅极材料层刻蚀得到栅极结构。所述栅绝缘层优选为二氧化硅，其形成方法可以为 沉积二氧化硅材料层或者高温氧化所述半导体衬底来形成绝缘层，所述栅极材料层可包括 多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或 多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti);导电性金属氮化物层可包 括氮化钛(TiN)层；导电性金属氧化物层可包括氧化铱(IrO2)层；金属硅化物层可包括硅 化钛(TiSi)层。这里使用多晶硅作为上述栅极材料层的材料。
[0033]执行步骤103，在所述衬底中形成LDD掺杂区，在所述栅极结构的侧壁上形成间隙壁。
[0034]如图2C所示，在所述衬底中进行LDD离子注入形成LDD掺杂区205，然后在所述栅 极结构的侧壁上形成间隙壁206。所述形成LDD的方法可以是离子注入工艺或扩散工艺。 所述LDD注入的离子类型根据将要形成的半导体器件的电性决定，即形成的器件为NMOS 器件，则LDD注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种或组合；若形成的器件为 PMOS器件，则注入的杂质离子为硼。根据所需的杂质离子的浓度，离子注入工艺可以一步或 多步完成。
[0035]其中，所述间隙壁可以包括至少一层氧化物层和/或至少一层氮化物层。
[0036]执行步骤104，在所述衬底中形成源漏区207。如图2D所示。源漏区形成后，器件 的俯视图如图2E所示。
[0037]执行步骤105，在源端的浅沟槽隔离结构中形成一沟槽以漏出部分源以及衬底的 侧面。
[0038]如图2F所示，首先在所述衬底上沉积光刻胶，然后图案化所述光刻胶，接着以所 述图案化了的光刻胶为掩膜蚀刻所述浅沟槽隔离结构以在所述源端的浅沟槽隔离结构中 形成一沟槽208，其中所述沟槽漏出部分源以及衬底的侧面，如图2G所示。其中在上述刻蚀 步骤中至少部分蚀刻所述间隙壁以保证所述沟槽部分形成于所述间隙壁的底部，这样做的 好处是可以保证蚀刻形成的沟槽可以暴露所述源端和衬底的侧壁。
[0039]作为优选，所述沟槽的个数为2个，对称形成在栅极结构两端的浅沟槽隔离结构 中，这样可以更好地提供源端和衬底的电连接。
[0040]作为优选，所述沟槽的深度至少不小于所述SOI衬底上硅层的厚度。最后，去除所 述光刻胶。上述光刻胶的形成、去除以及蚀刻都是本领域常用的技术，在这里就不一一赘述 了。
[0041]执行步骤106，在所述栅极结构、源漏区上形成金属硅化物，同时在所述沟槽内形 成金属硅化物以电连接所述源端和所述衬底。
[0042]如图2H所示，首先，在所述衬底上形成硅化物阻挡层，所述阻挡层通常为氧化物， 如氧化硅；然后在所述衬底上沉积金属，通常为Ni或Co等金属。在本实施例中，金属镍层的 厚度为5-100nm。形成所述金属镍层的工艺可以采用本领域内常用的方法，例如，物理气相 沉积法或溅射法等，同时，可在所述金属镍层上形成一保护层(图中未示出)，所述保护层的 材料是耐火金属/耐火金属的氮化物，例如Ti/TiN，所述保护层的作用是避免所述金属镍层暴露于非惰性的环境而发生氧化。在本实施例中，所述Ti/TiN保护层的厚度为10-20nm ； 接下来进行退火以在所述栅极结构的顶部、源漏区上以及所述沟槽内形成金属硅化物，例 如NiSi ;之后去除所述残留的金属和所述保护层。在器件侧面，源端以及衬底通过硅化物 209连接起来，如图21所示。
[0043]综上所述，本发明的方法通过在源端边缘开孔形成硅化物连接器件的源和衬底， 使得器件工作在饱和区时由于热载流子碰撞而产生的空穴可以通过此硅化物导出衬底，保 持衬底和源端保持同电势，从而消除kink效应。
[0044]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于 举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人 员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的 变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由 附属的权利要求书及其等效范围所界定。
【权利要求】
1.一种半导体器件的制造方法，包括以下步骤:提供SOI衬底，在所述衬底中形成浅沟槽隔离结构；在所述衬底上形成栅极结构；在所述栅极结构的两侧的衬底中形成源漏区；在源端的浅沟槽隔离结构中形成一沟槽以漏出部分源以及衬底的侧面；在所述栅极结构、源漏区上形成金属硅化物，同时在所述沟槽内形成金属硅化物以电 连接所述源端和所述衬底。
2.如权利要求1所述的方法，其特征在于，还包括在所述衬底中形成LDD掺杂区的步骤。
3.如权利要求1所述的方法，其特征在于，还包括在所述栅极结构的侧壁上形成间隙 壁的步骤。
4.如权利要求1所述的方法，其特征在于，所述栅极结构包括栅绝缘层以及多晶硅层。
5.如权利要求1所述的方法，其特征在于，所述半导体器件为半耗尽SOI器件。
6.如权利要求1所述的方法，其特征在于，所述沟槽的个数为2个，对称形成在栅极结 构两端的浅沟槽隔离结构中。
7.如权利要求1所述的方法，其特征在于，所述沟槽的深度不小于所述SOI衬底上硅层 的厚度。
8.如权利要求3所述的方法，其特征在于，所述沟槽部分形成于所述间隙壁的底部。
9.如权利要求3所述的方法，其特征在于，所述沟槽的顶部与所述间隙壁相接。
10.一种采用权利要求1-9之一所述方法制造的半导体器件。
【文档编号】H01L29/78GK103594369SQ201210291299
【公开日】2014年2月19日 申请日期:2012年8月16日 优先权日:2012年8月16日
【发明者】周晓君 申请人:中芯国际集成电路制造(上海)有限公司