三维集成电路及其制作方法
【专利摘要】本发明提供一种三维集成电路及其制作方法，所述三维集成电路包括：一第一中介层，包括穿基底插塞(through?substrate?via，TSV)位于其中，和电路位于其上；多个第一有源管芯，位于第一中介层的一第一侧上方；多个包括穿基底插塞的第一中间中介层，位于第一中介层的第一侧上方；及一第二中介层，包括穿基底插塞位于其中，和电路位于其上，其中第一中间中介层支撑第二中介层。本发明实施例的三维集成电路具有以下优点：由于有中介层和中间中介层，本发明可在有源管芯中不形成穿基底插塞的情形下，形成三维集成电路。因此，有源管芯可用的有源区域可增加，且可避免由有源管芯中的穿基底插塞(TSV)产生的问题。
【专利说明】三维集成电路及其制作方法
【技术领域】
[0001]本发明涉及一种集成电路,尤其涉及一种包括中介层(interposer)的三维集成电路(three-dimensional integrated circuit,简称 3DIC)和其制作方法。
【背景技术】
[0002]自从集成电路的发明，由于各电子元件(例如晶体管、二极管、电容器等)的集成密度持续的改进，半导体工业经历快速的成长。一般来说，上述集成密度的改进来自于最小尺寸的微缩，使更多的构件可整合至芯片区域上。
[0003]因为集成电路构件所占据的是半导体晶片的表面，上述集成电路的改进本质上是二维的。虽然光刻技术的改进可对二维集成电路的制作造成相当大的改善，然而，二维所能达成的密度是有物理上的极限的，其中限制之一是制作元件的最小所需尺寸，此外，当更多的元件置入单一芯片中，需要更复杂的电路设计。另一限制是来自于当元件的数量增加，元件间内连线的长度和数量显著的增加。当内连线的长度和数量增加，阻容延迟(RC delay)和功率的消耗会增加。
[0004]因此，业界开发出三维集成电路，其中两个管芯(die)可堆叠，而管芯中之一可形成穿基底插塞(through substrate via,简称TSV),将其余的管芯连接至封装基底。然而，形成于有源管芯的穿基底插塞(TSV)会占据可用的有源区域，而造成可用区域的损失。因此，需要一种三维集成电路，其有源管芯中不具有穿基底插塞(TSV)。
【发明内容】
[0005]根据上述，为了克服现有技术的缺陷，本发明提供一种三维集成电路，包括:一第一中介层，包括穿基底插塞(through substrate via, TSV)位于其中，和电路位于其上；多个第一有源管芯，位于第一中介层的一第一侧上方；多个包括穿基底插塞的第一中间中介层，位于第一中介层的第一侧上方；及一第二中介层，包括穿基底插塞位于其中，和电路位于其上，其中第一中间中介层支撑第二中介层。
[0006]本发明提供一种三维集成电路的制作方法，包括:提供一第一中介层，包括穿基底插塞(through substrate via, TSV),位于其中，和电路,位于其上；将多个第一有源管芯接合第一中介层的第一侧；将多个包括穿基底插塞的第一中间中介层接合第一中介层的第一侧；及将一第二中介层接合第一中间中介层，其中第二中介层包括穿基底插塞位于其中，和电路，位于其上。
[0007]本发明实施例的三维集成电路具有以下优点:由于有中介层和中间中介层，本发明可在有源管芯中不形成穿基底插塞的情形下，形成三维集成电路。因此，有源管芯可用的有源区域可增加，且可避免由有源管芯中的穿基底插塞(TSV)产生的问题。
[0008]为让本发明的特征能更明显易懂，下文特举实施例，并配合附图，作详细说明如下。【专利附图】
【附图说明】
[0009]图1A~图1D显示本发明一实施例包括中介层的三维集成电路的制作方法各阶段的剖面图。
[0010]图2显示本发明另一实施例包括中介层的三维集成电路的剖面图。
[0011]图3A~图3C显示本发明又另一实施例包括中介层的三维集成电路的制作方法各阶段的剖面图。
[0012]其中，附图标记说明如下:
[0013]102~第一中介层；103~穿基底插塞；
[0014]104~第一中间中介层；106~第一有源管芯；
[0015]108~焊料凸块；109~穿基底插塞；
[0016]110~第一凸块；111~穿基底插塞；
[0017]112~第二凸块；113~穿基底插塞；
[0018]114~第二中介层；115~穿基底插塞；
[0019]116~第二有源管芯；117~穿基底插塞；
[0020]118~第二中间中介层； 120-第三凸块；
[0021]122~第四凸块；124~第五凸块；
[0022]126~第三中介层；128~第三有源管芯；
[0023]130-第三中间中介层；132~第六凸块；
[0024]134~第七凸块；136~第八凸块；
[0025]151~电路；152~第四中间中介层；
[0026]153~电路；155~电路；
[0027]156~第十凸块；157~电路；
[0028]202~第一有源管芯；204~第二有源管芯；
[0029]301~焊料凸块；302~第一中介层；
[0030]304~第一有源管芯；306~第一中间中介层；
[0031]308~穿基底插塞；310~穿基底插塞；
[0032]312~第一凸块；313~第三有源管芯；
[0033]314~第二凸块；316~电路；
[0034]317~第二中间中介层；318~穿基底插塞；
[0035]319~第六凸块；320-穿基底插塞；
[0036]321~第三凸块；322~第三凸块；
[0037]324~第五凸块；326~电路；
[0038]328~第三中介层；330-第四有源管芯；
[0039]332~第五有源管芯；334~穿基底插塞；
[0040]335~第七凸块；336~第八凸块；
[0041]338~第九凸块；340~电路。
【具体实施方式】
[0042]以下详细讨论实施本发明的实施例。可以理解的是，实施例提供许多可应用的发明概念，其可以较广的变化实施。所讨论的特定实施例仅用来发明使用实施例的特定方法，而不用来限定发明的范畴。
[0043]以下根据图1A?图1D描述本发明一实施例包括中介层(interposer)的三维集成电路(three-dimensional integrated circuit,简称 3DIC)的制作方法。请参照图 1A,提供一适用于集成电路制造的第一中介层102。第一中介层102可以半导体材料形成,例如硅、锗化硅、碳化硅、砷化镓或其它常用的半导体材料。在另一实施例中，第一中介层102可以由玻璃形成，第一中介层102较佳为硅。第一中介层102包括穿基底插塞103 (throughsubstrate via,简称TSV),形成于其中，和电路151,形成于其上。第一中介层102大体上不包括集成电路元件和例如晶体管、二极管的有源元件。此外，第一中介层102可包括或可不包括无源元件，例如电容、电阻、电感、变容器或类似的元件。将第一有源管芯106经由第一凸块110接合至第一中介层102的第一侧。第一有源管芯106可不包括穿基底插塞(TSV)。在一实施例中，第一凸块110可对准第一中介层102中的穿基底插塞(TSV) 103。第一有源管芯106可包括有源元件或无源元件，形成于其上或其中，举例来说，第一有源管芯106上或中可形成晶体管、二极管、电容、电阻、电感、变容器或相似的单元。将包括穿基底插塞(TSV) 105的第一中间中介层104经由第二凸块112接合至第一中介层102的第一侧。第一中间中介层104的尺寸可小于第一中介层102。焊料凸块108接合至第一中介层102的第二侧，其中焊料凸块可对准第一中介层102中的穿基底插塞(TSV) 103。
[0044]后续，请参照图1B，提供一适用于集成电路制造的第二中介层114，第二中介层114可以半导体材料形成，例如硅、锗化硅、碳化硅、砷化镓或其它常用的半导体材料。在另一实施例中，第二中介层114可以由玻璃形成，第二中介层114较佳为硅。相类似的，第二中介层114包括穿基底插塞107，形成于其中和电路153，形成于其上。将第二有源管芯116经由第三凸块120接合至第二中介层114的第一侧。第二有源管芯116中可不包括穿基底插塞(TSV)。第二有源管芯116可包括有源元件或无源元件，形成于其上或其中，举例来说，第二有源管芯116上或中可形成晶体管、二极管、电容、电阻、电感、变容器或相似的单元。后续，将包括穿基底插塞(TSV) 109的第二中间中介层118经由第四凸块122接合至第二中介层114的第一侧。第二中间中介层118的尺寸可小于第二中介层114。接着，将第二中介层114与第二有源管芯116和第二中间中介层118经由第五凸块124 —起接合至第一中间中介层104。如图1B所示，第一中间中介层104可用来支撑第二中介层114，且电信号从第一有源管芯106，经由第一中介层102上的电路151、第一中间中介层104中的穿基底插塞(TSV) 105、第二中介层114中的穿基底插塞(TSV) 107和第二中介层114上的电路153，传送至第二有源管芯116。
[0045]后续，请参照图1C，提供一适用于集成电路制造的第三中介层126，第三中介层126可以半导体材料形成，例如硅、锗化硅、碳化硅、砷化镓或其它常用的半导体材料。在另一实施例中，第三中介层126可以由玻璃形成，第三中介层126较佳为硅。相类似的，第三中介层126包括穿基底插塞111，形成于其中和电路155，形成于其上。将第三有源管芯128经由第六凸块132接合至第三中介层126的第一侧。第三有源管芯128中可不包括穿基底插塞(TSV)。第三有源管芯128可包括有源元件或无源元件，形成于其上或其中，举例来说，第三有源管芯128上或中可形成晶体管、二极管、电容、电阻、电感、变容器或相似的单元。后续，将包括穿基底插塞(TSV) 113的第三中间中介层130经由第七凸块134接合至第三中介层126的第一侧。第三中间中介层130的尺寸可小于第三中介层126。接着，将第三中介层126与第三有源管芯128和第三中间中介层130经由第八凸块136 —起接合至第二中间中介层118。如图1C所示，第二中间中介层118可用来支撑第三中介层126，且电信号可从第二有源管芯116，经由第二中介层114上的电路153、第二中间中介层118中的穿基底插塞(TSV) 109、第三中介层126中的穿基底插塞(TSV)Ill和第三中介层126上的电路155，传送至第三有源管芯128。
[0046]后续，请参照图1D，提供一适用于集成电路制造的第四中介层148，第四中介层148可以半导体材料形成，例如硅、锗化硅、碳化硅、砷化镓或其它常用的半导体材料。在另一实施例中，第四中介层148可以由玻璃形成，第四中介层148较佳为硅。相类似的，第四中介层148包括穿基底插塞115 (TSV)，形成于其中和电路157，形成于其上。将第四有源管芯150经由第九凸块154接合至第四中介层148的第一侧。第四有源管芯150中可不包括穿基底插塞(TSV)。第四有源管芯150可包括有源元件或无源元件，形成于其上或其中，举例来说，第四有源管芯150上或中可形成晶体管、二极管、电容、电阻、电感、变容器或相似的单元。后续，将包括穿基底插塞(TSV) 117的第四中间中介层152经由第十凸块156接合至第四中介层148的第一侧。第四中间中介层152的尺寸可小于第四中介层148。接着，将第四中介层148与第四有源管芯150和第四中间中介层152经由第八凸块135 —起接合至第三中间中介层130。如图1D所示，第三中间中介层130可用来支撑第四中介层148，且电信号可从第三有源管芯128，经由第三中介层126上的电路155、第三中间中介层130中的穿基底插塞(TSV) 113、第四中介层148中的穿基底插塞(TSV) 115和第四中介层148上的电路157，传送至第四有源管芯150。
[0047]由于有中介层和中间中介层，本实施例可在有源管芯中不形成穿基底插塞的情形下，形成三维集成电路。因此，有源管芯可用的有源区域可增加，且可避免由有源管芯中的穿基底插塞(TSV)产生的问题。另外，虽然本实施例揭示4层的中介层，但本发明不限于此，本发明可根据上述排设，包括更多或更少的中介层和/或中间中介层。
[0048]图2显示本发明另一实施例包括中介层(interposer)的三维集成电路。图2的三维集成电路与图3D的三维集成电路不同处在于图2的三维集成电路的第一有源管芯202相较于第二有源管芯204有不同的功能和尺寸。例如，如图2所示，第一有源管芯202的尺寸大于第二有源管芯204的尺寸，且第一有源管芯202可以是逻辑元件，而第二有源管芯204可以是记忆元件。
[0049]以下根据图3A?图3C描述本发明又另一实施例包括中介层(interposer)的三维集成电路的其制作方法。请参照图3A，提供一适用于集成电路制造的第一中介层302。第一中介层302可以半导体材料形成，例如硅、锗化硅、碳化硅、砷化镓或其它常用的半导体材料。在另一实施例中，第一中介层302可以由玻璃形成，第一中介层302较佳为硅。第一中介层302包括穿基底插塞308,形成于其中，和电路316,形成于其上。第一中介层302大体上不包括集成电路元件,例如晶体管、二极管的有源元件。此外,第一中介层302可包括或可不包括无源元件，例如电容、电阻、电感、变容器或类似的元件。将第一有源管芯304经由第一凸块312接合至第一中介层302的第一侧。在一实施例中，第一凸块312可对准第一中介层302中的穿基底插塞(TSV)308。特别是，第一有源管芯304可不包括穿基底插塞(TSV) 308 0第一有源管芯304可包括有源元件或无源元件，形成于其上或其中，举例来说，第一有源管芯304上或中可形成晶体管、二极管、电容、电阻、电感、变容器或相似的单元。将包括穿基底插塞(TSV)310的第一中间中介层306经由第二凸块314接合至第一中介层302的第一侧。第一中间中介层306的尺寸可小于第一中介层302，且特别是第一中间中介层306的厚度大于第一有源管芯304。焊料凸块301接合至第一中介层302的第二侧，其中焊料凸块301可对准第一中介层302中的穿基底插塞(TSV) 308。
[0050]后续，请参照图3B，提供一适用于集成电路制造的第二中介层312，第二中介层312可以半导体材料形成，例如硅、锗化硅、碳化硅、砷化镓或其它常用的半导体材料。在另一实施例中，第二中介层312可以由玻璃形成，第二中介层312较佳为硅。相类似的，第二中介层312包括穿基底插塞318，形成于其中，和电路326，形成于其上。将第二有源管芯314经由第三凸块321接合至第二中介层312的第一侧。第二有源管芯314中可不包括穿基底插塞(TSV)。第二有源管芯314可包括有源元件或无源元件，形成于其上或其中，举例来说，第二有源管芯314上或中可形成晶体管、二极管、电容、电阻、电感、变容器或相似的单元。将第三有源管芯313经由第三凸块322接合至第二中介层312的第二侧。第三有源管芯313中可不包括穿基底插塞(TSV)。第三有源管芯313可包括有源元件或无源元件，形成于其上或其中，举例来说，第三有源管芯313上或中可形成晶体管、二极管、电容、电阻、电感、变容器或相似的单元。后续，将包括穿基底插塞(TSV)320的第二中间中介层317经由第五凸块324接合至第二中介层312的第一侧。第二中间中介层317的尺寸可小于第二中介层312，第二中间中介层317的厚度大于第二有源管芯314。
[0051]接着，将第二中介层312与第二有源管芯314和第二中间中介层317经由第六凸块319 —起接合至第一中间中介层306。如图3B所示，第一中间中介层306可用来支撑第二中介层312，且电信号从第一有源管芯304，经由第一中介层302上的电路316、第一中间中介层306中的穿基底插塞(TSV) 310、第二中介层312中的电路316和第二中介层312中的穿基底插塞(TSV)，传送至第二有源管芯314和第三有源管芯313。
[0052]后续，请参照图3C，提供一适用于集成电路制造的第三中介层328，第三中介层328可以半导体材料形成，例如硅、锗化硅、碳化硅、砷化镓或其它常用的半导体材料。在另一实施例中，第三中介层328可以由玻璃形成，第三中介层328较佳为硅。相类似的，第三中介层328包括穿基底插塞334，形成于其中，和电路340，形成于其上。将第四有源管芯330经由第七凸块335接合至第三中介层328的第一侧。第四有源管芯330中可不包括穿基底插塞(TSV)。第四有源管芯330可包括有源元件，或无源元件，形成于其上或其中，举例来说，第四有源管芯330上或中可形成晶体管、二极管、电容、电阻、电感、变容器或相似的单元。将第五有源管芯332经由第八凸块336接合至第三中介层328的第二侧。第五有源管芯332中可不包括穿基底插塞(TSV)。第五有源管芯332可包括有源元件，或无源元件，形成于其上或其中，举例来说，第五有源管芯332上或中可形成晶体管、二极管、电容、电阻、电感、变容器或相似的单元。
[0053]后续，将包括穿基底插塞(TSV)的第三中介层328与第四有源管芯330和第五有源管芯332经由第九凸块338接合至第二中间中介层317的第一侧。如图3C所示，第二中间中介层317可用来支撑第三中介层328，且电信号可从第二有源管芯314，经由第二中介层312上的电路340、第二中间中介层中317的穿基底插塞(TSV) 320、第三中介层328上的电路340和第三中介层328上的穿基底插塞(TSV) 334，传送至第四有源管芯330和第五有源管芯332。
[0054]虽然本实施例揭示3层的中介层，但本发明不限于此，本发明可根据上述排设，包括更多或更少的中介层和/或中间中介层。
[0055]本发明实施例的三维集成电路具有以下优点:由于有中介层和中间中介层，本发明可在有源管芯中不形成穿基底插塞的情形下，形成三维集成电路。因此，有源管芯可用的有源区域可增加，且可避免由有源管芯中的穿基底插塞(TSV)产生的问题。
[0056]虽然本发明的较佳实施例说明如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。
【权利要求】
1.一种三维集成电路，包括: 一第一中介层，包括穿基底插塞位于其中，和电路位于其上； 多个第一有源管芯，位于该第一中介层的一第一侧上方； 多个包括穿基底插塞的第一中间中介层，位于该第一中介层的该第一侧上方；及 一第二中介层，包括穿基底插塞位于其中，和电路位于其上，其中该第一中间中介层支撑该第二中介层。
2.如权利要求1所述的三维集成电路，还包括多个焊料凸块，位于该第一中介层的一第二侧上。
3.如权利要求1所述的三维集成电路，还包括多个第二有源管芯，位于该第二中介层的一第一侧上方。
4.如权利要求3所述的三维集成电路，其中该第一有源管芯经该第一中介层上的电路、该第一中间中介层中的穿基底插塞、该第二中介层中的穿基底插塞和该第二中介层上的电路电性连接该第二有源管芯。
5.如权利要求3所述的三维集成电路，还包括多个具有穿基底插塞的第二中间中介层，位于该第二中介层的第一侧上方。
6.如权利要求5所述的三 维集成电路，还包括一第三中介层被该第二中间中介层支撑，该第三中介层具有穿基底插塞，位于其中，和电路，位于其上。
7.如权利要求6所述的三维集成电路，还包括多个第三有源管芯和包括穿基底插塞的第三中间中介层，位于该第三中介层的第一侧上方。
8.如权利要求7所述的三维集成电路，还包括一第四中介层被该第三中间中介层支撑，该第四中介层具有穿基底插塞位于其中，和电路，位于其上。
9.如权利要求8所述的三维集成电路，还包括多个第四有源管芯和包括穿基底插塞的第四中间中介层，位于该第四中介层的第一侧上方。
10.如权利要求1所述的三维集成电路，其中该第一有源管芯和该第二有源管芯具有不同的功能。
11.如权利要求1所述的三维集成电路，还包括多个第二有源管芯，位于该第二中介层的第一侧上方，和多个第三有源管芯，位于该第二中介层的第二侧上方。
12.如权利要求11所述的三维集成电路，其中该第一中间中介层的厚度大于该第一有源管芯的厚度。
13.如权利要求11所述的三维集成电路，还包括多个第二中间中介层，位于该第二中介层的第一侧上方。
14.如权利要求13所述的三维集成电路，还包括一第三中介层被该第二中间中介层支撑，该第三中介层具有穿基底插塞，位于其中，和电路，位于其上。
15.如权利要求14所述的三维集成电路，还包括多个第四有源管芯和第五有源管芯，所述多个第四有源管芯位于该第三中介层的第一侧上方，所述多个第五有源管芯位于该第三中介层的第二侧上方。
16.—种三维集成电路的制作方法，包括: 提供一第一中介层，包括穿基底插塞，位于其中，和电路，位于其上； 将多个第一有源管芯接合该第一中介层的第一侧；将多个包括穿基底插塞的第一中间中介层接合该第一中介层的该第一侧；及将一第二中介层接合该第一中间中介层，其中该第二中介层包括穿基底插塞位于其中，和电路，位于其上。
17.如权利要求16所述的三维集成电路的制作方法，还包括将多个第二有源管芯和多个第二中间中介层接合该第二中介层的第一侧。
18.如权利要求17所述的三维集成电路的制作方法，其中该第一有源管芯和该第二有源管芯具有不同的功能。
19.如权利要求16所述的三维集成电路的制作方法，还包括将多个第二有源管芯设置于该第二中介层的第一侧，和将多个第三有源管芯设置于该第二中介层的第二侧。
20.如权利要求16所述的三维集成电路的制作方法，其中该第一中间中介层的厚度大于该第一有源管芯的厚度。
【文档编号】H01L21/768GK103579208SQ201210462359
【公开日】2014年2月12日 申请日期:2012年11月16日 优先权日:2012年7月19日
【发明者】黄财煜 申请人:南亚科技股份有限公司