专利名称：去耦finfet电容器的制作方法
技术领域：
一般而言，本发明涉及半导体制造，更具体而言，涉及电容器的形成。
背景技术：
去耦电容器是用于去耦电网(电路)的一部分与另一部分的电容器。通过电容器分流其他电路元件造成的噪音，减少噪音对电路的其余部分的影响。去耦电容器经常在集成电路(IC)的模拟区域中被发现并且可以在IC中与晶体管同时形成。在IC的数字和模拟区域中都形成晶体管。通常通过在衬底中提供具有掺杂源极/漏极区的有源区、在衬底上方提供栅极绝缘层、以及在栅极绝缘层上方提供栅电极形成晶体管。接触件使用具有在多个金属间介电(IMD)层内形成的若干水平导电图案层和垂直通孔层的导电互连结构将源极/漏极区和栅电极连接起来。采用最少的额外步骤，使用晶体管的各个部分作为电容器的顶部电极、电容器电介质、以及电容器的阳极和阴极接触件，将电容器制造与晶体管制造工艺结合起来。随着晶体管设计转向具有多栅极的三维设计，金属-氧化物-金属(MOM)电容器设计是适合的。MOM电容器是被电介质分开的有指的多指电容器。这些电容器的电容取决于导电部分的尺寸，导电部分可以是金属层或者多晶硅层。随着IC尺寸的缩小，金属层或者多晶硅层变得更薄。得到的电容器的电容密度也降低了(通常是非常明显的)，因为电容在很大程度上取决于电容器结构的几何形状。对于这些MOM电容器，电容密度降低约30%/技术节点。将继续寻找与晶体管制造工艺相兼容的提高电容密度的去耦电容器设计。
发明内容
一方面，本发明提供了一种半导体器件，包括:衬底，所述衬底具有多个鳍式场效应晶体管(FinFET)和多个鳍式电容器，其中，所述多个鳍式电容器中的每一个都包括:多个硅鳍片；导电体，位于两个邻近的硅鳍片之间并且与所述两个邻近的硅鳍片平行；以及第一绝缘材料，位于所述硅鳍片和所述导电体之间。在所述的半导体器件中，所述导电体包含金属或者多晶硅。在所述的半导体器件中，所述导电体包括金属层和多晶硅层。在所述的半导体器件中，所述导电体包括多个金属层。在所述的半导体器件中，所述多个金属层包括不同金属的层。在所述的半导体器件中，所述第一绝缘材料包括位于所述两个邻近的硅鳍片的侧壁上的间隔件材料。在所述的半导体器件中，所述鳍式电容器是去耦电容器。在所述的半导体器件中，所述多个鳍式电容器中的每一个电容器还包括第二绝缘材料，所述第二绝缘材料位于两个邻近的硅鳍片之间并且位于所述导电体下方。在所述的半导体器件中，所述多个鳍式电容器中的每一个电容器还包括半导体材料层，所述半导体材 料层位于所述第二绝缘材料的下方。在所述的半导体器件中，所述导电体的顶部和所述多个硅鳍片的顶部不齐平。
在所述的半导体器件中，所述导电体的底部位于与所述多个硅鳍片的顶部相同的水平面或者位于所述多个硅鳍片的顶部的上方。在所述的半导体器件中，所述多个硅鳍片的宽度小于所述导电体的宽度的一半。所述的半导体器件还包括:第二导电体，位于两个邻近的硅鳍片之间并且与所述两个邻近的硅鳍片平行，并且与所述导电体平行；以及第三绝缘材料，位于所述导电体和所述第二导电体之间。另一方面，本发明提供了一种方法，包括:提供娃衬底；在所述娃衬底上形成多个硅鳍片和位于所述多个硅鳍片之间的氧化物层，其中，所述氧化物层的厚度小于所述多个硅鳍片的高度；在所 述氧化物层上方在所述多个硅鳍片的一部分之间形成第一导电体；以及在所述第一导电体和所述多个硅鳍片之间形成第一绝缘层。在所述的方法中，形成所述第一绝缘层包括在沉积第一导电体之前在所述多个硅鳍片的所述部分中的每个部分的侧壁上形成间隔件。在所述的方法中，形成所述第一绝缘层包括在所述第一导电体和所述多个硅鳍片的所述部分的邻近侧壁之间沉积绝缘材料。所述的方法还包括在所述第一导电体上方沉积第二导电体。所述的方法还包括在所述第一导电体和所述第二导电体之间沉积第二绝缘层。在所述的方法中，直接在所述第一导电体上沉积所述第二导电体。所述的方法还包括在所述第二导电体上方沉积第三导电体。
图1是金属-氧化物-金属(MOM)电容器结构的透视图。图2A是根据本发明各个实施例的鳍式电容器的透视图。图2B是根据本发明各个实施例示出各种电容的图2A的鳍式电容器的一部分的透视图。图3A至图3H是根据本发明各个实施例的各种鳍式电容器的透视图。图4是根据本发明各个实施例的用于形成鳍式电容器的方法的流程图。图5是根据本发明各个实施例的用于形成鳍式电容器的另一方法的流程图。
具体实施例方式预期结合附图一起阅读这种示例性实施例的描述，所述附图被视为整个书面说明书的一部分。在说明书中，相对术语，诸如“下”、“上”、“水平”、“垂直”、“在...上方”、“在...下方”、“向上”、“向下”、“顶部”、“底部”及其派生词(例如“水平地”、“向下地”、“向上地”等)应该被解释为是指如随后所述的或者如论述中的附图中所示出的方位。这些相对术语是为了简化描述并且不需要在特定方位中构建或者操作装置。除非另有明确描述，有关接合、连接等的术语，诸如“连接”和“互连”是指其中直接地或者通过中间结构间接地将结构固定或者接合至另一结构的关系，以及二者都是可移动的或者刚性的接合或者关系。不同附图中的相同项由相同的参考标号表示。随着IC尺寸的减小，平面晶体管越来越多地出现了不期望的短沟道效应，尤其是“断态”(“off-state”)漏电流，其增加了器件所需的闲置功率。在鳍式场效应晶体管(FinFET)中，沟道被位于多个表面上的若干栅极包围，允许更有效地抑制“断态”漏电流。FinFET具有更高的驱动电流并且比传统平面晶体管更紧凑。FinFET使用一般以若干方式形成的基本上为矩形的鳍片结构。在第一种方法中，通过首先在体硅上图案化并沉积硬掩模层将衬底上的体硅蚀刻成矩形鳍片形状。硬掩模形成了覆盖鳍片顶部的图案。然后蚀刻体硅以在被硬掩模层覆盖的区域之间形成沟槽。通过沉积介电材料(通常为氧化硅)在浅沟槽隔离(STI)部件中形成沟槽。通常过量地沉积介电材料以完全覆盖鳍片和可选的硬掩模层(如果尚未被去除)。向下平坦化介电材料至鳍片/硬掩模的顶面，然后蚀刻至低于鳍片顶部的水平面，从而使鳍片的一部分在STI的上方伸出。在第一种方法的变化中，通过采用心轴的工艺形成用于在体硅内蚀刻的硬掩模。形成光刻胶图案并且将其用于蚀刻心轴图案。然后在心轴周围沉积共形间隔件材料。共形间隔件通常由硬掩模材料形成，形成比心轴的侧壁更薄的间隔件侧壁。然后在后续蚀刻操作中去除间隔件之间的心轴材料，仅留下间隔件。然后使用间隔件中的一些作为用于蚀刻下面的硅层的硬掩模，形成鳍片结构。采用心轴/间隔件方法，可以形成更紧密的更薄的鳍片。采用心轴形成的鳍片比光刻工具的分辨率更薄。在第二种方法中，首先在体硅材料上形成STI部件。位于STI部件之间的沟槽的底部暴露出体硅。然后通过采用例如外延工艺在沟槽内生长硅以形成鳍片。一旦达到预期的鳍片高度，则蚀刻STI至低于鳍片顶部的水平面以暴露出一部分鳍片。体硅材料可以是硅衬底或者沉积硅，诸如在SOI和下面的硅衬底之间具有阻挡氧化物(BOX)层的绝缘体上硅(SOI)。金属-氧化物-金属(MOM)电容器通常用于应用FinFET结构的IC芯片中。图1示出了简单MOM电容器的导电体的透视图。导电体101和103与它们之间的介电层105彼此相互交错。将导电体101连接至电容器的阴极或阳极电极中的一个，并且将导电体103连接阴极至或阳极电极中的另一个。MOM电容器可以具有用于连接至一个电极的导电体的任何数量的指状物。指状物可以用它们之间的电介质覆盖另一指状物，例如，可以使用一些间隔分开的层(诸如图1的结构)，其中每个层相对于另一个旋转90度。导电体101和103可以是在晶体管制造期间在硅衬底上方形成的金属线或者多晶硅线。随着金属线和多晶硅线变得更薄，MOM电容器的电容密度降低了多达30% /技术节点。因为更大的驱动电流和更小的尺寸容许更多的电路封装在一个区域内，所以降低电容密度伴随着更大的电容需求。本发明涉及一种新型鳍式电容器，该鳍式电容器相对于尺寸相当的MOM电容器具有增强的电容密度并且与FinFET制造工艺兼容。图2A和图2B是根据本发明各个实施例的鳍式电容器200的透视图。鳍式电容器200包括连接至阴极或者阳极电极(未示出)中的一个的第一导电体203/207、连接至阴极或者阳极电极(未示出)中的另一个的第二导电体201、以及位于导电体203/207和201之间的绝缘材料205/209。第一导电体203/207由硅材料制成。并且，导电体203/207连接至鳍式电容器的正电极或负电极。导电体203是在FinFET形成工艺期间形成的连接至硅衬底207的硅鳍片。在某些实施例中，通过蚀刻硬掩模之间的硅衬底或者采用如上所述的心轴工艺以及在心轴周围形成的间隔件之间蚀刻，从硅衬底中 形成硅鳍片203。在其他实施例中，在形成在硅衬底和氧化物层之间的沟槽中在硅衬底207上生长硅鳍片203。在一个实施例中，多个硅鳍片203的宽度小于导电体的宽度的一半。绝缘材料205/209是电介质，在其周围形成鳍式电容器的电场。在硅鳍片形成工艺期间，作为在形成鳍片之后沉积的浅沟槽隔离(STI)或者在其间生长硅鳍片的STI形成绝缘材料209。绝缘材料209通常是氧化硅或者任何其他STI材料。其他STI材料可以包括氮氧化硅、氮化硅、碳掺杂氧化硅或者在鳍片形成工艺期间使用的任何其他介电材料。绝缘材料205可以是与绝缘材料209 —起沉积在的或者在后续操作中沉积的与绝缘材料209相同的材料。例如，绝缘材料205和209 —起可以是形成生长鳍片的沟槽的STI。在另一实例中，在鳍片形成工艺期间可以在形成STI材料209之后沉积绝缘材料205。此外，绝缘材料205也可以是在鳍片形成工艺期间在形成STI材料209之后沉积的不同材料。在一些情况下，绝缘材料205可以是位于氧化硅209上方的具有不同氧含量的氧化硅或者氮氧化硅材料。在其他情况下，绝缘材料205可以包括空气。作为FinFET形成工艺的一部分还形成了第二导电体201。导电体201可以是位于FinFET结构内的金属层(MO层)、位于FinFET结构上方的金属层(Ml层)、或者作为FinFET栅极形成工艺的一部分沉积的多晶硅层。将导电体201连接至鳍式电容器的正电极或者负电极。根据鳍式电容器的尺寸，可以将若干导电体201连接在一起。可以将图2A和图2B的5个导电体201连接起来，作为 一个或者两个或者三个鳍式电容器。导电体201可以由在半导体加工中常见的任何金属、合金、或者化合物形成。在一些实施例中，MO或者Ml层可以由钨、钽、钛或者铜制成。其他材料包括TiN、WN、TaN, Ru、Ag、Al、TiAl, TiAlN, TaC、TaCN、TaSiN、Mn、Ru、Co、和Zr。导电体201也可以是位于相对于硅鳍片203的任何高度处，只要在俯视图中其位于硅鳍片203之间并且通过电容器介电材料(诸如绝缘材料205和209)与硅鳍片203分开。鳍式电容器的电容或者储存电能的能力可以来源于任何两个连接至带相反电荷的电极的导电体，只要在它们之间无直接导电，如图2B鳍式电容器200的一部分所示出的。以许多方式得到电容。其中一种方式是当导电体201的底部不高于硅鳍片203的顶部时，在导电体201和邻近的硅鳍片203之间得到重叠电容213。当导电体201和203暴露于相反电荷时，在它们之间以重叠电容213的形式形成电场。注意到，每个导电体201和每个硅鳍片203都可以具有两个相邻的导电体并且每个都形成两个重叠电容213。在导电体201和下面的硅衬底207之间得到另一重叠电容215。另一电容是在导电体201的边缘或者外围和硅鳍片203的非重叠部分之间得到的边缘电容217。鳍式电容器的总电容是在鳍式电容器的元件之间得到的所有各种电容的函数。相比图1的MOM电容器，由相同的FinFET制造工艺形成的鳍式电容器具有高得多的电容密度。鳍式电容器结构降低连接至相同电极的导电体(指状物)之间的间距。在一个实例中，图1的导电体103之间的距离可以是约160纳米(nm)，而图2的导电体203之间的距离可以是约lOOnm。这个间距差可以使电容密度增大了约75%。相反导电体之间的间隔也降低了。在该实例中，图1中的导电体103和101之间的距离可以是约60nm并且图2A和图2B的导电体203和201之间的最短距离可以是约30nm。间隔差可以使电容密度增加了几乎100%。总电容密度增加的建模导致相对于在相同区域中形成的MOM电容器增加了 238%。随着晶体管尺寸继续减小，不同电容器结构的电容密度的差值只会增加，因为导电体之间的间距变得甚至更紧密。图3A至图3H示出了根据本发明的鳍式电容器的各个实施例。在图3A中，导电体301直接形成在另一导电体311的上方。导电体301和311可以由相同材料(诸如两个不同层的金属层MO)形成，或者由不同材料形成。例如，导电体311可以由多晶硅形成，而导电体301由金属、合金、或者含金属化合物形成。将导电体301和311连接(在图3A中未示出)至每个鳍式电容器的阳极或者阴极电极中的一个。可以在导电体301和303之间、在导电体311和303之间、在导电体311和307之间以所论述的任何电容类型得到电容。绝缘层305和309设置在导电体301/311和303/307之间。在其他实施例中，可以在硅鳍片导体303之间应用超过两层的导体，如图3B中所示。图3B的鳍式电容器包括位于鳍式电容器303之间的3层导电体堆叠件321、311和301。虽然图3B示出堆叠件的顶面与鳍片导体303的顶部是共面的，但是堆叠件的一部分可以伸出鳍片导体303的顶部所形成的平面。相反地，堆叠件的顶部也可以嵌入在鳍片导体303的顶部所形成的平面的下方。导电体301、311、321可以由相同材料(诸如两个不同层的金属层MO加上一层金属层Ml)形成，或者由不同材料形成。例如，导电体321可以由多晶硅形成而导电体311和301由金属、合金、或者含金属化合物形成。将导电体301、311、321连接至(在图3B中未示出)每个鳍式电容器的阳极或者阴极电极中的一个。可以在导电体301和303之间、在导电体311和303之间、在导电体321和303之间、在导电体321和307之间以所论述的任何电容类型得到电容。绝缘层305和309设置在导电体301/311/321和303/307之间。在一些实施例中，第一导电层321可以直接形成在绝缘材料层309上而不具有中间绝缘材料305。图3C示出其中在鳍片导体303之间应用两层导体的另一实施例。然而，与图3A的鳍式电容器相反，导电体301和323相互之间未直接接触。绝缘材料305设置在导电体301和323之间。导电体301和323可以由相同材料或者不同材料(诸如两个不同层的金属层MO、或者一层多晶娃和一层金属、合金、或者含金属化合物)形成。例如，导电体323可以由多晶硅形成而导电体301由金属形成。将导电体301和323连接至(在图3C中未示出)每个鳍式电容器的阳极电极或者阴极电`极中的一个。可以在导电体301和303之间、在导电体323和303之间、以及在导电体323和303之间以所论述的任何电容类型得到电容。绝缘层305和309设置在导电体301、323、和303/307之间。注意到，在图3C的实施例中，尽管导电体301和323被电介质分开，但是因为它们连接至同一电极，所以在它们之间没有得到电容。图3D示出其中导电体331的底面与鳍片导体303的顶部所形成的平面处于相同的平面或者高于鳍片导体303的顶部所形成的平面的鳍式电容器实施例。导电体331可以是由金属、合金、或者含金属化合物形成的金属层，诸如Ml。将导电体331连接至(在图3D中未示出)每个鳍式电容器的阳极或者阴极电极中的一个。可以在导电体331和303之间以及在导电体331和307之间以论述的一些电容类型得到电容。例如可以在导电体331和307之间仅得到重叠电容。绝缘层305和309设置在导电体331和303/307之间。图3E示出合并图3C和图3D的鳍式电容器的部件的鳍式电容器实施例。图3E的鳍式电容器包括两个或更多个导电体层(331和321)，其中一些导电体层相互之间没有直接接触并且导电体331的至少一部分伸出在鳍片导体303的顶部所形成的平面的上方。导电体331可以是由金属、合金、或者含金属化合物形成的金属层，诸如Ml。导电体321可以由多晶硅、或者金属、合金、或者含金属化合物形成。将导电体321和331连接至(在图3E中未示出)每个鳍式电容器的阳极或者阴极电极中的一个。可以在导电体331和303之间、在导电体321和303之间、在导电体321和307之间以论述的任何电容类型得到电容。绝缘层305和309设置在导电体331、321、和303/307之间。在一些实施例中，第一导电体层321可以直接形成在绝缘材料层309上而不具有中间绝缘材料305。注意到，在图3E的实施例中，尽管导电体331和321被电介质分开，但因为它们连接至同一电极，所以在它们之间没有得到电容。图3F示出其中导电体341的至少一部分伸出在鳍片导体303的顶部所形成的平面上方的鳍式电容器实施例。导电体331可以是由金属、合金、或者含金属化合物形成的一个或多个金属层，诸如MO和/或Ml。将导电体341连接至(在图3F中未示出)每个鳍式电容器的阳极或者阴极电极中的一个。可以在导电体341和303之间以及在导电体341和307之间以所论述的任何电容类型得到电容。绝缘层305和309设置在导电体341和303/307之间。在一些实施例中，导电层341可以直接形成在绝缘材料层309上而不具有中间绝缘材料305。图3G示出在导电体341和鳍片导体303之间具有间隔件材料325的鳍式电容器实施例。间隔件材料325是可以与绝缘材料305和309相同或者可以与绝缘材料305和309不相同的绝缘材料。可以在FinFET制造工艺期间在栅极结构周围沉积间隔件。对于鳍式电容器，在暴露的鳍片303和绝缘材料309上方沉积间隔件材料325。间隔件材料可以包括氮化硅或者氧化硅并且可以在多层中形成。虽然图3G仅示出了位于导电体341和鳍片导体303之间的间隔件材料325，但是另一绝缘材料(诸如绝缘材料305)也可以设置在间隔件325和导电体341之间。可以蚀刻掉间隔件材料位于鳍片顶部上方以及位于鳍片之间的沟槽的底部中的部分，保留位于鳍片侧壁上的部分。在一些实施例中，在后续加工中去除间隔件材料位于鳍片303上方的部分，但是可以 不去除位于鳍片之间的沟槽的底部中的部分。然后在包含相同或者不同材料的一个或许多层中在间隔件之间形成导电体341。在图3G的某些实施例中，绝缘材料305是可选的(即，此时导电体341直接形成在绝缘材料309上方时)。将导电体341连接至(在图3G中未示出)每个鳍式电容器的阳极或者阴极电极中的一个。可以在导电体341和303之间以及在导电体341和307之间以所论述的任何电容类型得到电容。图3H示出了其中导电体343嵌入在绝缘材料305内的图3G的鳍式电容器实施例的变化。导电体343可以包括多晶硅、金属、合金、或者含金属化合物的一个或多个层。如结合图3G所描述的，形成间隔件材料325。在形成导电体343之后，在导电体343上方形成绝缘材料305。将导电体343连接至(在图3H中未示出)每个鳍式电容器的阳极或者阴极电极中的一个。根据本发明各个实施例的图2和图3A至图3H中示出的鳍式电容器的实施例仅仅是实例并不意味着穷举。本领域技术人员采用基于硅鳍片的晶体管制造工艺可以想到其他实施例。导电体层的数量、互连结构、和绝缘材料选择是一些示例参数，其可以在不影响本发明的精神的情况下根据设计和工艺需要而发生改变。
本发明还涉及一种形成鳍式电容器的方法。如所论述的那样，形成鳍式电容器的方法与FinFET制造工艺相兼容，从而使得形成鳍式电容器需要很少或者不需要其他步骤。图4是根据本发明各个实施例的用于形成鳍式电容器的方法的流程图。在操作402中，提供硅衬底。硅衬底可以是裸硅晶圆或者已经在其上实施各种工艺的衬底。例如，衬底可以包括在绝缘体上硅(SOI)工艺中形成的硅或者可以经受过各种表面处理和掺杂操作。在操作404中，形成硅鳍片和氧化物层。在硅衬底上在硅鳍片之间形成氧化物层。作为如上所述的FinFET制造工艺的一部分，形成硅鳍片和氧化物层。在操作406中，在形成鳍式电容器的氧化物层的上方在一些硅鳍片之间形成第一导电体。第一导电体可以是作为FinFET栅极形成工艺的一部分生长的多晶硅或者作为MO或者Ml层形成工艺的一部分沉积的金属、合金或者含金属化合物。在俯视图中在硅鳍片之间形成导电体并且该导电体与硅鳍片平行。在操作408中，在第一导电体和硅鳍片之间形成绝缘层。绝缘层可以是作为互连金属电介质的一部分或者作为FinFET栅极电介质的一部分沉积的介电材料。在某些实施例中，一旦将硅鳍片和导电体连接至它们相应的电极，就形成了鳍式电容器。在其中鳍式电容器应用多于一个导电体层的实施例中，可以包括可选的操作410、412、和/或414。变化包括其中仅实施操作410、其中实施操作410和412、其中实施全部三个可选的操作、其中实施操作410和414、以及实施这些操作的各种顺序。在操作410中，在第一导电体上方沉积第二导电体。注意到，可以在形成绝缘层的操作408之前或者之后实施该操作，取决于第二导电体是直接接触第一导电体(如在图3A和图3B的实施例中)，还是与第一导电体分开(如在图3C和图3E的实施例中)。在操作412中，可以在第二导电体上方沉积第二绝缘层。在操作414中，在具有或者不具有中间绝缘层的情况下，可以在第二导电体上方沉积第三导电体。可以采用诸如溅射、化学汽相沉积、电镀、无电镀、和电子束沉积的工艺沉积各种导电体。可以首先沉积导 体并且在后续工艺中去除不需要的部分，或者可以在沉积之前使用光掩模掩蔽部分工作产品。此外，可以采用选择性沉积方法以避免必须使用光掩模。可以采用不同的化学汽相沉积工艺沉积不同的绝缘材料。根据材料和几何形状，本领域技术人员可以选择适当的工艺来沉积绝缘材料。图5是根据本发明各个实施例的用于形成鳍式电容器的方法的流程图。操作501和503与图4的操作402和404相同。在操作505中，在其中形成鳍式电容器的一些硅鳍片的侧壁上形成间隔件。可以在FinFET栅极形成工艺期间在FinFET栅极周围形成间隔件的同时形成位于鳍片周围的间隔件。在操作507中，在氧化物层上方在间隔件之间沉积第一导电体。如果采用栅极形成工艺形成间隔件，则第一导电体可以是作为MO或者Ml层形成工艺的一部分沉积的金属、合金、或者含金属化合物。如果在栅极形成工艺之前形成间隔件，第一导电体可以是额外的多晶硅材料。在俯视图中在硅鳍片之间形成导电体并且该导电体与硅鳍片平行。在一些实施例中，间隔件仅是位于导电体和鳍片导体之间的电容器电介质。在其他实施例中，在操作509中在第一导电体和间隔件之间沉积另一绝缘材料。正如图4的工艺中的操作410、412和414是可选的，可以包括一个或多个操作509,511和513，和/或一个或多个操作509、511和513以不同的顺序实施。在一个实施例中，实施操作509。在另一实施例中，实施操作511。在又一些实施例中，实施操作511和513。在又一些实施例中，实施全部三个操作。在操作511中，在第一导电体上方沉积第二导电体。注意到，可以在形成绝缘层的操作509之前或者之后实施该操作，取决于第二导电体是直接接触第一导电体还是与第一导电体分开。在操作513中，在具有或者不具有中间绝缘层的情况下，可以在第二导电体上方沉积第三导电体。可以采用诸如溅射、化学汽相沉积、电镀、无电镀、和电子束沉积的工艺沉积各种导电体。可以首先沉积导体并且在后续工艺中去除不需要的部分，或者可以在沉积之前使用光掩模掩蔽部分工作产品。此外，可以采用选择性沉积方法以避免必须使用光掩模。可以采用不同的化学汽相沉积工艺沉积各种绝缘材料。根据材料和几何形状，本领域技术人员可以选择适当的工艺来沉积绝缘材料。上面论述了若干实施例的部件，使得本领域技术人员可以更好地理解随后的详细描述。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与本文所介绍实施例相同的目的和/或实现相同优点的工艺和结构。然而，可以理解，这些优点并不意味着用于限制，以及其他实施例可以提供其他优点。本领域技术人员还应该意识到，这些等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在其中可以进行各种变 化、替换以及改变。
权利要求
1.一种半导体器件,包括: 衬底，具有多个鳍式场效应晶体管(FinFET)和多个鳍式电容器，其中，所述多个鳍式电容器中的每一个都包括: 多个硅鳍片； 导电体，位于两个邻近的硅鳍片之间并且与所述两个邻近的硅鳍 片平行；以及 第一绝缘材料，位于所述硅鳍片和所述导电体之间。
2.根据权利要求1所述的半导体器件，其中，所述导电体包含金属或者多晶硅。
3.根据权利要求1所述的半导体器件，其中，所述第一绝缘材料包括位于所述两个邻近的硅鳍片的侧壁上的间隔件材料。
4.根据权利要求1所述的半导体器件，其中，所述多个鳍式电容器中的每一个电容器还包括第二绝缘材料，所述第二绝缘材料位于两个邻近的硅鳍片之间并且位于所述导电体下方。
5.根据权利要求1所述的半导体器件，其中，所述导电体的顶部和所述多个硅鳍片的顶部不齐平。
6.根据权利要求1所述的半导体器件，其中，所述多个硅鳍片的宽度小于所述导电体的宽度的一半。
7.根据权利要求1所述 的半导体器件，还包括: 第二导电体，位于两个邻近的硅鳍片之间并且与所述两个邻近的硅鳍片平行，并且与所述导电体平行；以及 第三绝缘材料，位于所述导电体和所述第二导电体之间。
8.一种方法，包括: 提供娃衬底； 在所述硅衬底上形成多个硅鳍片和位于所述多个硅鳍片之间的氧化物层，其中，所述氧化物层的厚度小于所述多个硅鳍片的高度； 在所述氧化物层上方在所述多个硅鳍片的一部分之间形成第一导电体；以及 在所述第一导电体和所述多个硅鳍片之间形成第一绝缘层。
9.根据权利要求8所述的方法，其中，形成所述第一绝缘层包括在沉积第一导电体之前在所述多个硅鳍片的所述部分中的每个部分的侧壁上形成间隔件。
10.根据权利要求8所述的方法，其中，形成所述第一绝缘层包括在所述第一导电体和所述多个硅鳍片的所述部分的邻近侧壁之间沉积绝缘材料。
全文摘要
一种半导体器件包括在硅衬底上形成的鳍式场效应晶体管(FinFET)和鳍式电容器。该鳍式电容器包括硅鳍片、位于硅鳍片之间的一个或多个导电体、以及位于硅鳍片和一个或多个导电体之间的绝缘材料。该鳍式电容器还可以包括位于一个或多个导电体和下面的半导体材料之间的绝缘材料。本发明提供了去耦FinFET电容器。
文档编号H01L21/02GK103227210SQ20121047370
公开日2013年7月31日 申请日期2012年11月20日 优先权日2012年1月31日
发明者陈重辉 申请人:台湾积体电路制造股份有限公司