半导体器件及其制作方法与流程

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其制作方法。

背景技术：
集成电路尤其超大规模集成电路的主要器件是金属-氧化物-半导体场效应晶体管（MOS晶体管），MOS晶体管的关键性能指标是驱动电流，驱动电流的大小取决于栅极电容，而栅极电容与栅极表面积成正比，与栅介质层厚度成反比，且与栅介质层的介电常数成正比。栅介质层厚度不能太小，否则栅极里掺入的硼离子等杂质会从栅极扩散到半导体衬底中或固定在栅介质层中，从而影响器件的阈值电压。随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，相对应地，栅极表面积越来越小，栅介质层的厚度也已经很薄，此时，只有通过提高栅介质层的介电常数来提高栅极电容以及降低等效氧化层厚度（EOT）。虽然可以直接采用高介电常数的材料作为栅介质层，但是其与现有工艺有较大差异，成本比较高，因此现有技术中一般仍采用二氧化硅作为栅介质层，在形成栅极之前，通过在二氧化硅中掺入氮使之成为致密的氮氧化硅来提高栅介质层的介电常数，且氮原子的掺入还能有效地抑制硼等栅极掺杂原子在栅介质层中的扩散，同时该工艺与现有工艺有良好的连续性和兼容性。参考图1所示，现有技术中半导体器件一般包括：半导体衬底10；位于所述半导体衬底10上的栅介质层20，所述栅介质层20的材料为氮氧化硅；位于所述栅介质层20上的多晶硅栅30。所述多晶硅栅30多采用干法刻蚀工艺形成，在刻蚀过程中不可避免的要会损伤多晶硅栅30的表面，因此会采用快速热氧化（RapidThermalOxidation，RTO）处理或水蒸气氧化（ISSG）在多晶硅栅30的表面和栅介质层20的上表面会形成氧化层40，所述氧化层40的材料为二氧化硅，其用于修复所述多晶硅栅30的表面，同时可以保护多晶硅栅30不被氧化。但是，上述半导体器件的栅介质层20的介电常数容易发生偏移（shift），相应的，阈值电压也会发生偏移，最终影响半导体器件的性能。更多关于氧化层的技术请参考公开号为CN101290880A的中国专利申请。因此，如何防止栅介质层的介电常数发生偏移就成为本领域技术人员亟待解决的问题之一。

技术实现要素：
本发明解决的问题是提供一种半导体器件及其制作方法，可以避免栅介质层的介电常数发生偏移，最终提高半导体器件的性能。为解决上述问题，本发明提供了一种半导体器件，包括：半导体衬底；位于所述半导体衬底上的栅介质层，所述栅介质层的材料为氮氧化合物；位于所述栅介质层上的栅极；至少位于所述栅极侧壁的氧化层，所述氧化层的材料为氮氧化硅。为解决上述问题，本发明还提供了一种半导体器件的制作方法，包括：提供半导体衬底；在所述半导体衬底上形成氮氧化合物材料的栅介质层；在所述栅介质层上形成多晶硅栅；至少在所述多晶硅栅侧壁上形成氮氧化硅材料的氧化层。与现有技术相比，本发明技术方案具有以下优点：至少在栅极侧壁形成氮氧化硅的氧化层，从而不会影响与氧化层接触位置的栅介质层的介电常数，进而可以保证栅介质层的介电常数不会发生偏移，器件的阈值电压不会发生偏移，最终可以提高半导体器件的性能。此外，由于氮氧化硅相比于二氧化硅更致密，因此氧化层还可以作为保护层，更好地防止氧化入侵。附图说明图1是现有技术中半导体器件的结构示意图；图2是本发明实施例中半导体器件的制作方法的流程示意图；图3至图5是本发明实施例中半导体器件的制作方法的结构示意图。具体实施方式为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。正如

背景技术：
部分所述，现有技术中栅介质层的介电常数容易发生偏移，从而降低了半导体器件的性能。发明人经过研究发现：继续参考图1所示，为了提高栅介质层20的介电常数为K1，在二氧化硅材料的栅介质层20中掺入了氮原子，使栅介质层20的材料变为氮氧化硅，即氮氧化硅的介电常数为K1。当在多晶硅栅30的表面和栅介质层20的上表面形成二氧化硅材料的氧化层40时，需要在高温下在多晶硅栅30的表面和栅介质层20的上表面掺入氧原子，因此多晶硅栅30、栅介质层20和氧化层40三者相接触位置的栅介质层20中氧的含量提高，氮的含量降低，甚至该位置的栅介质层20的材料可能会重新变为二氧化硅，多晶硅栅30中间位置对应的栅介质层20的材料不受影响，从而导致该位置的栅介质层20的介电常数会从K1降低至K2，而栅介质层20中间位置的介电常数仍为K1，最终导致多晶硅栅30下方的栅介质层20各位置的介电常数不同，即介电常数发生偏移，相应地，半导体器件的阈值电压也发生偏移。针对上述问题，本发明提供了一种半导体器件及其制作方法，向栅极的表面和栅介质层的上表面通入氮原子和氧原子，将现有技术中氧化层的材料从氧化硅改为氮氧化硅，此时栅介质层的材料不会受到影响，进而栅介质层的介电常数不发生偏移，相对应地，半导体器件的阈值电压也不会发生偏移，最终保证了半导体器件性能的稳定性。此外，由于氮原子的存在，氮氧化硅相对于二氧化硅更加致密，从而氧化层可以更好地起到保护栅极的作用。下面结合附图进行详细说明。参考图2所示，本实施方式提供了一种半导体器件的制作方法，包括：步骤S1，提供半导体衬底；步骤S2，在所述半导体衬底上形成栅介质层；步骤S3，在所述栅介质层中掺入氮原子；步骤S4，在所述栅介质层上形成多晶硅栅；步骤S5，在所述多晶硅栅的表面形成氮氧化硅材料的氧化层。由于氧化层的材料为氮氧化硅，因此在形成氧化层的过程中，氮原子和氧原子会同时进入暴露在外的栅介质层中，从而栅介质层的介电常数不会受到影响，整个栅介质层的介电常数仍能保持一致，不会发生偏移。参考图3所示，提供半导体衬底100。所述半导体衬底100用于为后续工艺提供工作平台，其材料可以为硅、硅锗、碳化硅、绝缘体上硅或III-V族化合物（氮化硅或砷化镓等）。此外，所述半导体衬底100中还可以包括器件，如：电阻等；也可以包括隔离结构，如：浅沟槽隔离结构等。接着，在所述半导体衬底100上形成栅介质层200a。所述栅介质层200的材料可以为二氧化硅、二氧化锗或氧化铝。本实施例中所述半导体衬底100的材料为硅，栅介质层200a的材料为二氧化硅，从而可以采用原位水蒸气氧化的方法在半导体...