专利名称：一种阵列基板及应用其的显示装置的制作方法
技术领域：
本实用新型涉及显示技术领域，特别涉及一种阵列基板及应用其的显示装置。
背景技术：
液晶显示器(LCD,Liquid Crystal Display)具有体积小、重量轻、功耗低、福射低及制造成本低等特点，已被广泛应用于各种电子设备中，如显示器、电视、手机、数码相机等数字电子设备。其中，TFT-LCD (Thin Film Transistor Liquid Crystal Display,薄膜晶体管液晶显示器)是一种主要的平板显示装置(FPD, Flat Panel Display)。阵列基板是液晶显示器中用于驱动液晶的电路基板，其结构如图I所示，包括玻璃基板(glass)10 ；
·[0005]在玻璃基板10上形成的栅电极(gate) 11和公共电极(common) 12 ；栅绝缘层(gateinsulator) 13 和有源层(active) 14 ;漏电极(drain)16 和源电极(source) 17 ；用于防止有源层14被外界环境腐蚀和氧化的刻蚀阻挡层(etch stopper) 15 ；用于防止漏电极(drain) 16和源电极(source) 17被外界环境腐蚀和氧化的钝化层(passivation)18 ；像素电极19。同时，阵列基板也是电子纸、OLED显示面板等必备的显示部件。由于钝化层18的制作过程复杂，需要进行掩膜、曝光、显影、刻蚀和剥离等工艺处理，所以钝化层18的制作会增加TFT-LCD阵列基板的制作成本。综上所述，由于现有的阵列基板中包括钝化层，使得阵列基板的制作成本较高。
实用新型内容本实用新型实施例提供了一种阵列基板及应用其的显示装置，用于解决现有技术中存在的阵列基板的制作成本较高的问题。本实用新型实施例提供了一种阵列基板，包括多个像素区域，每个所述像素区域包括覆盖于该像素区域的源电极、漏电极和数据线的外表面的薄膜保护层；其中，所述薄膜保护层与所述像素区域中的像素电极位于同一层，且所述薄膜保护层与所述像素电极材质相同。优选的，所述薄膜保护层采用铟锡金属氧化物ITO材料或铟锌氧化物IZO材料。优选的，所述薄膜保护层的厚度为30纳米 120纳米。优选的，所述薄膜保护层的厚度大于所述像素电极的厚度。优选的，所述TFT-IXD阵列基板还包括用于阻断有源层中的沟道区域与所述薄膜保护层接触的刻蚀阻挡层。优选的，所述刻蚀阻挡层采用氮化硅、氧化硅或两者的多层组合结构。优选的，所述刻蚀阻挡层的厚度为30纳米 300纳米。[0024]优选的，所述阵列基板的有源层为金属氧化物半导体本实用新型实施例提供了一种显示装置，其包括上述的阵列基板。本实用新型实施例的阵列基板通过与像素电极同层且材质相同的薄膜保护层保护漏源极和数据线，省略了现有阵列基板中的钝化层，简化了阵列基板的制造工艺，降低了制作成本。
图I为背景技术中阵列基板的结构剖面示意图；图2为本实用新型实施例的第一种阵列基板的结构剖面示意图；图3A为本实用新型实施例的第二种阵列基板的结构剖面示意图；图3B为图3A所示的阵列基板的结构俯视图；图4为图3A所示的阵列基板的制造流程图；图5A 图5E为本实用新型实施例的第二种阵列基板在各制作工艺中的结构剖面示意图；图6A为本实用新型实施例的另一种刻蚀阻挡层的结构剖面示意图；图6B为包括图6A所示的刻蚀阻挡层的阵列基板的结构剖面示意图；图7为图3A所示的阵列基板涂覆PI取向膜之后的结构剖面示意图。
具体实施方式
本实用新型实施例的阵列基板通过透明导电薄膜的薄膜保护层保护漏源极和数据线，省略了现有阵列基板中的钝化层，简化了阵列基板的制造工艺，解决了现有技术中存在的阵列基板的制作成本较高的问题。下面结合说明书附图对本实用新型实施例作进一步详细描述。本实用新型实施例的阵列基板，包括由栅线与数据线横纵交叉围设形成的多个像素区域，每个像素区域包括覆盖于该像素区域的源电极、漏电极和数据线的外表面的薄膜保护层；其中，该薄膜保护层与该像素区域中的像素电极位于同一层，且薄膜保护层与该像素电极材质相同。该薄膜保护层用于保护源电极、漏电极和数据线免受外界环境的腐蚀及氧化。在具体制作过程中，薄膜保护层采用铟锡金属氧化物ITO材料或铟锌氧化物IZO材料。在具体制作过程中，薄膜保护层的厚度为30nm 120nm。优选的，为了更好地保护源电极、漏电极和数据线，薄膜保护层的厚度大于像素区域中的像素电极的厚度。本实用新型实施例的第一种阵列基板的结构如图2所示，包括由栅线和数据线横纵交叉围设形成的多个像素区域，每个像素区域包括衬底基板20 ；在衬底基板20上形成的栅电极21和公共电极22，其中，栅电极21及公共电极22可以采用单层钥、铝、钨、钛、铜等金属材料或者合金材料，也可以采用钥、铝、钨、钛、铜等金属的多层组合结构；栅电极21的厚度为IOOnm 500nm ;公共电极22的厚度为IOOnm 500nm ；栅绝缘层23和有源层24，其中，栅绝缘层23可以采用单层氮化硅，氧化硅或两者的多层组合结构；有源层24可以采用IGZ0(indium gallium zinc oxide,铟镓锌氧化物)或非晶硅材料；栅绝缘层23的厚度为150nm 500nm ;有源层24的厚度为20nm至200nm ；漏电极25和源电极26，其中，漏电极、源电极可以是单层钥、铝，钨、钛、铜等金属材料或者其合金，也可以采用钥、铝，钨、钛、铜等金属的多层组合结构；漏电极25和源电极26 的厚度 IOOnm 500nm ；位于同一层且材质相同的像素电极27a和薄膜保护层27b，其中，薄膜保护层27b覆盖于漏电极25、源电极26和数据线的外表面，用于保护漏电极25、源电极26及数据线免受外界环境的腐蚀和氧化。需要说明的是，薄膜保护层27b不能与有源层24的TFT沟道区域接触，以免影响薄膜晶体管的性能。为了有效保护漏电极25、源电极26及数据线，优选的，薄膜保护层27b的厚度大于像素电极27a的厚度。由于薄膜保护层与像素电极的材质相同，一般采用透明导电薄膜，因此，为了阻断有源层的TFT沟道与薄膜保护层接触而影响薄膜晶体管的性能，本实用新型实施例提供了第二种阵列基板，包括多个像素区域，每个像素区域由栅线309和数据线310横纵交叉围设形成，其结构剖面如图3A所示，结构俯视图如图3B所示，包括衬底基板300 ；在衬底基板300上形成的栅电极301和公共电极302，其中，栅电极301及公共电极302可以采用单层钥、铝、钨、钛、铜等金属材料或者合金材料，也可以采用钥、铝、钨、钛、铜等金属的多层组合结构；栅电极301的厚度为IOOnm 500nm ;公共电极302的厚度为IOOnm 500nm ；栅绝缘层303和有源层304，其中，栅绝缘层303可以采用单层氮化硅，氧化硅或两者的多层组合结构；有源层304可以采用IGZO或非晶硅材料；栅绝缘层303的厚度为150nm 500nm ;有源层304的厚度为20nm至200nm ；刻蚀阻挡层(etch stopper) 305，其形成于有源层304的TFT沟道区域，用于阻断有源层304的TFT沟道区域与薄膜保护层308b接触，并保护有源层304免受外界环境的腐蚀和氧化，其中，刻蚀阻挡层305可以采用单层氮化硅，氧化硅或两者的多层组合结构；刻蚀阻挡层305的厚度为30nm 300nm ；漏电极306和源电极307，其中，漏电极306、源电极307可以是单层钥、铝，钨、钛、铜等金属材料或者其合金，也可以采用钥、铝，钨、钛、铜等金属的多层组合结构；漏电极306和源电极307的厚度IOOnm 500nm ；位于同一层且材质相同的像素电极308a和薄膜保护层308b，其中，薄膜保护层308b覆盖于漏电极306、源电极307和数据线310的外表面，如图3B所示，用于保护漏电极、306、源电极307及数据线310免受外界环境的腐蚀和氧化。为了有效保护漏电极306、源电极307及数据线310，优选的，薄膜保护层308b的厚度大于像素电极308a的厚度。[0059]本实用新型实施例的阵列基板在具体的制作过程中可采用五次构图工艺形成，具体制作工艺如图4所示，包括以下步骤S401、在衬底基板300上沉积金属薄膜，通过第一次构图工艺形成栅电极301和公共电极线302的图案，如图5A所示；在具体制作过程中，栅电极301及公共电极302可以采用单层钥、铝、钨、钛、铜等金属材料或者合金材料，也可以采用钥、铝、钨、钛、铜等金属的多层组合结构；优选的，栅电极301与公共电极302可以采用相同材料制作，也可以不同材料制作；在具体制作过程中，栅电极301的厚度为IOOnm 500nm;公共电极302的厚度为IOOnm 500nm;其中，栅电极301的厚度与公共电极302的厚度可以相同，也可以不同。S402、在形成上述图案的衬底基板300上通过第二次构图工艺形成栅绝缘层303 和有源层304的图案；在具体制作过程中，栅绝缘层303可以采用单层氮化硅，氧化硅或两者的多层组合结构；有源层304可以采用IGZ0(indium gallium zinc oxide,铟镓锌氧化物)或非晶娃材料，如图5B所示；在具体制作过程中，栅绝缘层303的厚度为150nm 500nm ;有源层304的厚度为20nm 至 200nm。S403、在形成上述图案的衬底基板300上通过第三次构图工艺形成刻蚀阻挡层305的图案；在具体制作过程中，刻蚀阻挡层305可以采用单层氮化硅、氧化硅或两者的多层组合结构,如图5C所示；刻蚀阻挡层305的厚度为30nm 300nm。S404、在形成上述图案的衬底基板300上通过第四次构图工艺形成漏电极306和源电极307的图案，如图所示；在具体制作过程中，漏电极306和源电极307层可以是单层钥、铝，钨、钛、铜等金属材料或者其合金，也可以采用钥、铝，钨、钛、铜等金属的多层组合结构，其中，漏电极306和源电极307可以采用相同的材料制作，也可以采用不同的材料制作；在具体制作过程中，漏电极306和源电极307的厚度IOOnm 500nm ;其中，漏电极306和源电极307的厚度可以相同，也可以不同。S405、在形成上述图案的衬底基板300上沉积透明导电薄膜层，并通过第五次构图工艺形成像素电极308a和薄膜保护层308b的图案；其中，薄膜保护层308b覆盖于漏电极306、源电极307和数据线310的外表面，如图3B及图5E所示。在具体制作过程中，透明导电薄膜可以采用ITO或IZO材料；透明导电薄膜的厚度为30nm 120nm。在具体制作过程中，为了更好地保护漏电极306、源电极307和数据线310，薄膜保护层308b的厚度大于像素电极308a的厚度。在具体制作过程中，S403中的刻蚀阻挡层305的图案也可以制作成如图6A所示的图案，则由S401 S405制造得到的阵列基板的结构剖面如图6B所示，包括衬底基板300、栅电极301和公共电极302、栅绝缘层303和有源层304、图6A所示的刻蚀阻挡层305、漏电极306和源电极307、像素电极308a和薄膜保护层308b。本实用新型实施例的阵列基板的制作工艺过程中，省略了钝化层的制作，在透明导电薄膜的退火处理完成后，可以直接进行PI (Polyimide，聚酰亚胺)取向膜7的涂覆，如图7所示。由于每一次构图工艺中都包括掩膜、曝光、显影、刻蚀和剥离等工艺，所以常用构图工艺的次数来衡量制造阵列基板的繁简程度，减少构图工艺的次数就意味着制造成本的降低，本实用新型实施例的阵列基板通过与像素电极同层且材质相同的薄膜保护层保护漏电极、源电极和数据线，以免其受到外界环境的腐蚀和氧化，从而省略了钝化层的构图工艺，进而降低了阵列基板的制作成本。本实用新型实施例提供了一种液晶显示面板，该液晶显示面板包括由S401 S405制作得到的阵列基板。本实用新型实施例的阵列基板适用于TN(Twisted Nematic,扭曲向列)型液晶显不面板、IPS (In-Plane Switching,平面转换)型液晶显不面板、VA (Vertical Aligment,垂直对准)型液晶显示面板、FFS (Fringe Field Switching,边缘场开关)型液晶显示面板·
坐寸ο本实用新型实施例提供了一种显示装置，包括上述的阵列基板。所述显示装置可以为液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。尽管已描述了本实用新型的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型范围的所有变更和修改。本实用新型实施例的阵列基板通过与像素电极同层且材质相同的薄膜保护层保护漏电极、源电极和数据线，以免其受到外界环境的腐蚀和氧化，从而省略了钝化层的构图工艺，进而简化了阵列基板的工艺流程，降低了制作成本，提高了产能；还通过刻蚀阻挡层阻断有源层与薄膜保护层以免影响薄膜晶体管的性能，并保护有源层免受外界环境的腐蚀和氧化。显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。
权利要求1.一种阵列基板，包括多个像素区域，其特征在于，每个所述像素区域包括覆盖于该像素区域的源电极、漏电极和数据线的外表面的薄膜保护层； 其中，所述薄膜保护层与所述像素区域中的像素电极位于同一层，且所述薄膜保护层与所述像素电极材质相同。
2.如权利要求I所述的阵列基板，其特征在于，所述薄膜保护层采用铟锡金属氧化物ITO材料或铟锌氧化物IZO材料。
3.如权利要求I或2所述的阵列基板，其特征在于，所述薄膜保护层的厚度为30纳米 120纳米。
4.如权利要求3所述的阵列基板，其特征在于，所述薄膜保护层的厚度大于所述像素电极的厚度。
5.如权利要求I所述的阵列基板，其特征在于，所述阵列基板还包括 用于阻断有源层中的沟道区域与所述薄膜保护层接触的刻蚀阻挡层。
6.如权利要求5所述的阵列基板，其特征在于，所述刻蚀阻挡层采用氮化硅、氧化硅或两者的多层组合结构。
7.如权利要求5或6所述的阵列基板，其特征在于，所述刻蚀阻挡层的厚度为30纳米 300纳米。
8.如权利要求5或6所述的阵列基板，其特征在于，所述阵列基板的有源层为金属氧化物半导体。
9.一种显示装置，其特征在于，包括如权利要求I 8任一项所述的阵列基板。
专利摘要本实用新型实施例涉及显示技术，特别涉及一种阵列基板及应用其的显示装置，用于解决现有技术中存在的阵列基板的制作成本较高的问题。本实用新型实施例的阵列基板，包括多个像素区域，每个像素区域包括覆盖于该像素区域的源电极、漏电极和数据线的外表面的薄膜保护层；其中，薄膜保护层与该像素区域中的像素电极位于同一层，且材质相同。本实用新型实施例的阵列基板通过与像素电极同层且材质相同的薄膜保护层保护漏源极和数据线，省略了现有阵列基板中的钝化层，简化了阵列基板的制造工艺，降低了制作成本。
文档编号H01L27/02GK202443974SQ201220072688
公开日2012年9月19日 申请日期2012年2月29日 优先权日2012年2月29日
发明者徐少颖, 谢振宇, 陈旭 申请人:北京京东方光电科技有限公司