专利名称：芯片上铁氧体磁珠电感器的制作方法
技术领域：
本发明一般涉及半导体结构，更具体而言，涉及包括诸如铁氧体磁珠电感器的集成无源器件(Iro)的半导体结构及其形成方法。
背景技术：
目前半导体制造中的主要趋势是具有垂直堆叠的芯片以及代替诸如引线接合和芯片边缘互连的其他互连技术的芯片间直接电连接的2.和3DIC芯片或管芯封装件的集成。这些IC芯片封装件中的管芯可以包括细(小)间距的垂直衬底通孔(TSV)，其可以用于与邻接的堆叠管芯形成直接电连接。TSV提供更高密度的互连件和更短的信号路径，建立形成具有更小形状因数和薄管芯堆叠件的管芯封装件的可能性。顶部管芯中的TSV可以终止于具有极细间距的微凸块阵列的背面，用于最终互连至半导体衬底并且安装在半导体衬底上。2.5D/3D IC芯片封装件中的紧凑的管芯堆叠件提供符合产生较小半导体器件的目标的小形状因数。在2.5D/3D IC芯片封装件中，中介层可以用于在邻接的管芯之间或在管芯封装件和另一个半导体衬底之间形成电连接，其中，另一个半导体衬底可以包括各种导电互连件，诸如一些实施例中的再分布层(RDL)结构，其可以用于增加或减小电接触件的间距间隔，以帮助在另一个衬底上最终安装芯片封装件，其中所述另一个衬底可以是封装印刷电路板(PCB)、封装基板、高密度互连件或其他。引入2.0T/3D IC技术的一些半导体结构可以包括多种无源器件。其中一种无源器件是板级SMD(表面安装器件)铁氧体磁珠电感器。铁氧体磁珠电感器(“铁氧体磁珠”)通常包括输入和输出终端以及与诸如铁氧体的相关磁心材料结合的导电金属导线或迹线。铁氧体磁珠用作无源低通噪声抑制滤波器或屏蔽件，从内部或外部源削弱高频EMI/RFI (电磁干扰或射频干扰)噪声，该噪声可能干扰在半导体封装件中形成的电路和器件的适当性能。板级SMD铁氧体磁珠是分立器件，其是单独制造的然后安装在半导体封装基板或PCB (印刷电路板)上。因此，当安装在PCB上时，SMD铁氧体磁珠具有相对较大的形状因数并且消耗有用的基板面。SMD铁氧体磁珠与基于硅的CMOS(互补金属氧化物半导体)芯片制造工艺的集成不兼容。期望能够与基于硅的芯片半导体制造工艺相结合的具有小形状因数的集成无源器件(IPD)芯片级或“芯片上”铁氧体磁珠电感器。
发明内容
为了解决上述技术问题，一方面，本发明提供了一种具有芯片级铁氧体磁珠电感器的半导体结构，包括:衬底；第一介电层，形成在所述衬底上；下铁氧体层和上铁氧体层，所述下铁氧体层形成在所述第一介电层上，所述上铁氧体层与所述下铁氧体层垂直间隔分开；第一金属层，形成在所述下铁氧体层上方；第二金属层，形成在所述上铁氧体层下方，其中，至少所述第一金属层或所 述第二金属层具有线圈结构；以及至少一个第二介电层，设置在所述第一金属层和所述第二金属层之间。所述的半导体结构进一步包括:导电通孔，所述导电通孔将所述第一金属层和所述第二金属层电连接在一起。在所述的半导体结构中，所述第一金属层被配置成直导电线。所述的半导体结构进一步包括:第三介电层，设置在所述第一金属层和所述第二金属层之间；以及第三金属层，设置在所述上铁氧体层和所述下铁氧体层之间，并且进一步设置在所述第二介电层和所述第三介电层之间。所述的半导体结构进一步包括:第三介电层，设置在所述第一金属层和所述第二金属层之间；以及第三金属层，设置在所述上铁氧体层和所述下铁氧体层之间，并且进一步设置在所述第二介电层和所述第三介电层之间，其中，所述第一金属层、所述第二金属层以及所述第三金属层具有线圈结构。所述的半导体结构进一步包括:第三介电层，设置在所述第一金属层和所述第二金属层之间；以及第三金属层，设置在所述上铁氧体层和所述下铁氧体层之间，并且进一步设置在所述第二介电层和所述第三介电层之间，其中，所述第一金属层、所述第二金属层以及所述第三金属层具有线圈结构，其中，所述第一金属层、所述第二金属层以及所述第三金属层通过垂直延伸穿过所述半导体结构的导电通孔电互连。在所述的半导体结构中，所述衬底是硅或高电阻率硅。在所述的半导体结构中，所述第二介电层具有大于所述第一介电层的厚度。在所述的半导体结构中，所述第二介电层直接接触所述第一金属层和所述第二金属层。另一方面，本发明提供了一种具有原位铁氧体磁珠电感器的半导体芯片，包括:衬底；第一介电层，形成在所述衬底上；平面下铁氧体层，形成在所述第一介电层上；第一金属层，形成在所述平面下铁氧体层上；第二介电层，形成在所述第一金属层上；第二金属层，形成在所述第二介电层上，所述第二金属层被图案化成限定包括多匝的第一导电线圈；通孔，将所述第一导电线圈电连接至第一导电线；以及平面上铁氧体层，设置在所述第一导电线圈的上方。在所述的半导体芯片中，所述上铁氧体层直接接触所述第一导电线圈。在所述的半导体芯片中，所述第一金属层被图案化成限定直导电线。在所述的半导体芯片中，所述第一金属层被图案化成限定包括多匝的第二导电线圈。所述的半导体芯片进一步包括:第三介电层，设置在所述第一金属层和所述第二金属层之间；以及第三金属层，设置在所述上铁氧体层和所述下铁氧体层之间，并且进一步设置在所述第二介电层和所述第三介电层之间。在所述的半导体芯片中，所述衬底是硅或高电阻率硅。在所述的半导体芯片中，所述衬底是硅或高电阻率硅，其中，所述衬底是包含有源器件的CMOS衬底。
在所述的半导体芯片中，所述第二介电层直接接触所述第一金属层和所述第二金属层。又一方面，本发明提供了一种形成原位芯片级铁氧体磁珠电感器的方法，包括:在衬底上沉积第一介电层；在所述第一介电层上沉积下铁氧体层；在所述下铁氧体层上沉积第一金属层；图案化所述第一金属层以形成具有结构的第一导电线；在经图案化的所述第一金属层上沉积第二介电层；在所述第二介电层上沉积第二金属层；图案化所述第二金属层以形成具有多匝的导电线圈；以及在经图案化的所述第二金属层上方形成上铁氧体层。在所述的方法中，在经图案化的所述第二金属层上直接形成所述上铁氧体层。所述的方法进一步包括:在经图案化的所述第二金属层上沉积第三介电层；在所述第三介电层上沉积第三金属层；以及图案化所述第三金属层以形成具有多匝的导电线圈。
参照以下 附图描述优选实施例的部件，在所述附图中，对类似元件进行类似地标记，并且其中:图1是根据本发明的具有原位芯片级铁氧体磁珠电感器的半导体结构的第一实施例的横截面侧视图；图2是仅示出金属层的顶视图；图3是示出图1和图2的铁氧体磁珠电感器的阻抗特性的图表；图4是根据本发明的具有原位芯片级铁氧体磁珠电感器的半导体结构的第二实施例的横截面侧视图；图5是从半导体结构脱离的金属层和导体的透视图；以及图6是示出根据本发明的在用于形成原位芯片级铁氧体磁珠电感器的示例性工艺中的连续步骤的流程图。所有图都是示意性的并且不按比例绘制。
具体实施例方式预期结合附图一起阅读对示例性实施例的这种描述，所述附图被认为是整个书面说明书的一部分。在本文所公开的实施例的说明中，对方向或者方位的任何提及预期仅用于方便描述的目的，而不以任何方式限制本发明的范围。相对术语诸如“下”、“上”、“水平”、“垂直”、“上方”、“下方”、“向上”、“向下”、“顶部”和“底部”及其派生词(例如，“水平地”、“向下地”、“向上地”等)应该被解释为是指如随后所述的或者如论述中的附图所示的方位。这些相对术语仅是为了便于描述，并不要求在具体方位上构造或操作装置。除非另有明确描述，关于接合、连接等的术语(诸如“连接”和“互连”)是指其中一个结构直接或通过插入结构间接地固定或接合至另一结构的关系以及两者都是可移动的或刚性的接合或关系。本文用于描述结构/元件之间的关系的术语“邻近”包括提及的相应结构/元件之间的直接接触以及在相应结构/元件之间存在其他插入结构/元件。而且，参照优选实施例说明本发明的部件和益处。因此，本发明显然应该不限于示出可能单独存在的部件的一些可能的非限制性组合或部件的其他组合的这样的优选实施例；本发明的范围由所附权利要求限定。图1示出根据本发明的包括原位芯片级或“芯片上”铁氧体磁珠电感器105(为了简洁起见，在本文中也被称为“铁氧体磁珠”)的诸如芯片的半导体结构100的第一实施例。具有铁氧体磁珠105的半导体结构100可以通过如本领域技术人员公知的BEOL (back-end-of-line,后段制程)半导体制造工艺形成。因此，这种铁氧体磁珠电感器105可以被视为在相对于板极SMD的芯片内集成的集成无源器件(IPD)或薄膜CMOS IPD0半导体结构100按顺序包括衬底110、在衬底110上形成的第一介电层120、在第一介电层120上形成的第一下铁氧体层130、在第一下铁氧体层130上形成的第一金属层140、在第一金属层140上形成的第二介电层150、在第二介电层150上形成的第二金属层160、在第二金属层160上形成的第二上铁氧体层170、以及在第二上铁氧体层170上形成的第三顶部介电层180。在一些实施例中，衬底110可以由硅或高电阻率(H-R)硅形成并且包含有源分立CMOS器件。在其他实施例中，衬底110可以是无有源器件的硅或H-R硅中介层。在一些实施例中，在衬底110上方具有交替金属层和介电层的半导体结构100可以是芯片的互连金属层，包含由沟槽、通孔、插塞等组成的互连电路。因此，在一些实施例中，铁氧体磁珠电感器105可以与金属层的一部分结合并且形成在该部分金属层中。衬底110可以具有任何合适的厚度。在一个非限制性的实例中，衬底110可以具有约700微米的代表性厚度。然而,可以使用其他合适的厚度。在一个实施例中,可以使用相对介电常数(ε r)为约11.9的H-R硅。介电层120、150和180可以是半导体制造工艺中所用的任何合适类型的介电材料。在一个示例性而非限制性的实施例中，所用的介电材料可以是相对介电常数(εΓ)为约3.9的二氧化硅(SiO2)。适当时可以使用具有其他相对介电常数的任何类型的介电材料。在一些示例性实施例中，介电层120和180的厚度可以为约I微米。在一些实施例中，在金属层140和160之间设置的介电层150可以具有约3微米的厚度或者可以与介电层120和180相同。因此，适当时可以使用任何厚度的介电层120、150和180。介电层120、150和180可以通过任何合适的方法诸如但不限于CVD(化学汽相沉积)或PVD (物理汽相沉积)进行沉积。
·
在一些实施例中，铁氧体层130和170可以是实心或连续的并且是无图案的。铁氧体层130、170可以是基本上平坦的或平面的，如图1中所示，在一个实施例中，铁氧体层130、170可以具有延伸至少与它们各自相应的邻近金属层140或160中形成的导电线相同的宽度和深度的水平宽度和深度尺寸。在一些实施例中，可以通过光刻和蚀刻图案化铁氧体层130、170，以具有与分别在邻近的金属层140或160中形成的导电线的图案相同或几乎相同的图案。在一个实施例中，铁氧体层130、170垂直延伸不通过或超过它们各自邻近的金属层140或160，金属层140或160夹在铁氧体层之间，如图1中所示。在一些非限制性的实施例中，铁氧体层130、170可以具有约3微米的代表性厚度。铁氧体层130、170的磁导率可以为约50。如图所不,可以在金属层140和160的上方/下方以及邻近于金属层140和160设置铁氧体层130、170。在一些实施例中，可以通过任何合适的方法诸如但不限于CVD或PVD来沉积或形成铁氧体层。铁氧体层130和170可以由任何合适类型的铁氧体制成。在一些实施例中，所用的铁氧体的磁导率可以在约1-1000的范围内。继续参照图1，可以以与铁氧体层130、170直接接触的形式沉积和形成金属层140和160。可以通过任何合适方法包括溅射、电镀和其他方法来沉积金属层140和160。在一些实施例中，可以对金属层160进行图案化，并且金属层160可以包括形成导电线142的实心导体区和位于导线之间的空心区144，如例如图2和图5中所示。导线142可以具有包括一个或多个直线段的任何合适的结构，其中一个或多个直线段如图所示可以与邻接段呈一角度进行结合和布置以形成具有多种结构的连续导电线。在一个实施例中，各个邻接导线142可以相互呈90度角进行布置并且形成具有多个有角“匝(turn) ”的直线螺旋图案，以形成如图2和图5所示的金属线圈220。在一些实施例中，可以在最好如图2和图5所示的卷绕(coiled)或螺旋图案的中心处形成开口中心区域。根据电感器的特定设计参数和预期应用，可以提供任何合适的匝数。可以围绕螺旋金属图案的开口中心对称地且同心地布置螺旋导线142。在最好如图5所示的一些实施例中，导线142的横截面形状可以是矩形。可以通过本领域中所用的任何合适的BEOL(后段制程)工艺，包括涉及图案化光亥IJ、蚀刻和膜沉积的镶嵌和双镶嵌工艺来形成经图案化的导线142。金属层140和160可以由适合于通过BEOL工艺形成的任何合适的导电材料制成。在一些非限制性的实施例中，金属层140和160可以由铜或铝制成。在一些实施例中，金属层140和160可以具有约6微米的代表性厚度以及约5.8xl07的电导率。图2是图1的横截面图中所示的铁氧体磁珠电感器105的顶视图。限定导线142的上金属层160形成限定输入终端141的卷绕或螺旋图案，输入终端141用于连接到在半导体结构100上方形成的下一个布线层和电路或处于相同层的侧电路。下金属层140形成直导线168，以从螺旋状物内部向外引出输出终端166用于连接到在半导体结构100下方形成的下一个布线层和电路或处于同一水平层的侧电路。导线168可以通过导电通孔146电连接到半导体结构中的不同层的导线142，其中，导电通孔146可以由任何合适的导电材料包括铜、铝、钨和其他导电金属或合金制成。发明人制造和测试图1和图2中所示的芯片级IPD铁氧体磁珠电感器105，用于与板级表面安装器件(SMD) 铁氧体磁珠比较性能。图3中的图表示出根据本发明的铁氧体磁珠电感器105的性能。如图表所示，在IOOMHz的频率下，获得的阻抗为约56欧姆，这与SMD铁氧体磁珠的性能相比是有利的。因此，有利的是，根据本发明的IPD铁氧体磁珠电感器105可以提供与板级SMD电感器相同的性能，但是具有小得多的形状因数(即，物理尺寸)。一个典型的SMD电感器例如可以具有0.054mm3(0.6mmx0.3mmx0.3mm)的形状因数。相比之下，图1和图2中所示的IK)铁氧体磁珠电感器105具有约0.018mm3 (0.98mmx0.88mmx0.021mm)的较小形状因数。因此，IB)铁氧体磁珠电感器105消耗更少的半导体结构中的可用空间，实现构造符合当前缩小2.5/3D芯片封装技术的更小器件封装件。图4和图5示出具有包括设置在结构内的间隔分开的不同层的多于一个互连导电线圈220的铁氧体磁珠电感器205的可选实施例的半导体结构200。铁氧体磁珠电感器205的结构类似于图1和图2中所示的铁氧体磁珠电感器105，但是不同的是，其是相对于单层电感器105 (单个卷绕金属层)的三层电感器205 (即，限定线圈220的三个卷绕金属层)半导体结构。在铁氧体层130、170之间形成另外的介电层162和金属层164，使铁氧体层保留在金属层140、160和162的外侧(B卩，上方和下方)。为了清楚示出铁氧体磁珠电感器205的三个线圈220，在图5中省略掉铁氧体层和介电层。继续参照图4和图5，如图所示，每一个都限定导电线圈220的金属层140、160和164通过通孔146互连。在最上部的卷绕金属层164的螺旋状物中形成输入终端210，用于连接到在半导体结构100上方形成的下一个布线层和电路或处于相同层的侧电路。最下部的卷绕金属层140形成设置在螺旋状物的中心处的输出终端214，用于连接到在下方形成的下一个布线层和电路。可以提供在铁氧体130下方延伸并且进入半导体结构200中的介电层120的通孔146。在一些实施例中，该通孔146可以连接至在具有终端212的介电层120中设置的直导线216，其中终端212用于连接到半导体结构中的侧电路或其他电路。可以理解，可以应用与本文所述的以及图1-图2和图4-图5中所示的半导体结构中的相同方法构建任何数量的电感器层。如果使用偶数数目的卷绕金属层，则输入和输出终端都设置在线圈的外部，便于连接到半导体结构中的其他电路而不需要额外的通孔或直导电线。现在参照图1、图2和图6简述用于形成原位芯片级铁氧体磁珠电感器105的示例性方法。图6是示出基本工艺步骤的流程图。在一些实施例中，工艺可以是BEOL工艺。具体参照图6，方法开始于提供衬底110以及在其上沉积介电层120。接下来在介电层120上沉积铁氧体层130。在一些实施例中，铁氧体层130和170可以是实心平坦层。在其他可能的实施例中，可以对铁氧体层130、170进行光刻胶图案化并蚀刻成具有可以匹配或者补充本文所述的经图案化的金属层的结构的图案。然后，在铁氧体层130上沉积第一金属层140。接下来，在金属层140上形成经图案化的光刻胶，以产生期望的预期金属结构。在该实施例中，将产生直导线168(参见图2)。经图案化的光刻胶步骤是本领域中所用的光刻工艺，包括以下子步骤:沉积光刻胶材料，在其中形成有期望的最终金属图案的反向图案的光刻胶上方设置中间掩模，曝光涉及使光刻胶的无保护部分暴露于通过掩模透过的光(诸如一些实施例中的UV)并显影，以及去除光刻胶暴露于光的部分，在适当的位置留下部分光刻胶材料以保护预期的最终金属图案不被蚀刻。通过保留在金属层140上的经图案化的光刻胶，接下来使用具有蚀刻选择性的合适的湿蚀刻或干气等离子体 蚀刻来蚀刻该金属层，选择性地优先去除未被光刻胶保护的金属层140材料的暴露部分。选择合适的蚀刻化学物质和工艺对本领域技术人员而言是力所能及的。在蚀刻金属层140之后，通过任何合适的湿或干灰化工艺完全去除光刻胶。保留在金属层140中的受保护的金属被配置成直导线168。继续参考图1、图2和图6，用于形成铁氧体磁珠电感器105的方法继续进行，在经过蚀刻的金属层140上沉积介电层150。接下来，在介电层150上沉积第二金属层160。接下来，以与上述类似的方式在金属层160上形成经图案化的光刻胶，以产生期望的预期金属结构。在该实施例中，将产生卷绕或螺旋金属导线142(参见图2)。接下来，以上述类似方式蚀刻金属层160。在蚀刻金属层160之后，通过合适的湿或干灰化工艺完全去除光刻胶。保留在金属层160中的受保护的金属将被配置成线圈导线142。方法继续进行，接下来在金属层160上沉积铁氧体层170，然后最终在铁氧体层170上沉积介电层180。在以上方法期间，可以理解，可以通过本领域中常用的任何方式在基础工艺期间在适当时间形成金属通孔146。这可能涉及在沉积介电层150(参见图1)之后，在该层中蚀刻或研磨(一个或多个)通路孔(via hole)，然后通过本领域中所用的任何适当的工艺(包括电镀)用合适的金属导体材料填充孔。在一些实施例中，如果对于通孔146和层160使用相同的材料，那么可以在沉积金属层160的同时填充(一个或多个)通路孔。如本领域技术人员将了解的那样，该工艺可以用于生成任何数量或结构的通孔146。图4和图5的铁氧体磁珠电感器205可以通过与上述类似的方法产生。在根据本发明的一个实施例中，具有芯片级铁氧体磁珠电感器的半导体结构包括:衬底；在衬底上形成的第一介电层；在第一介电层上形成的下铁氧体层以及与下铁氧体层垂直间隔分开的上铁氧体层；在下铁氧体层上方形成的第一金属层；在上铁氧体层下方形成的第二金属层，其中，至少第一或第二金属层具有线圈结构，并且至少一个第二介电层设置在第一和第二金属层之间。在另一个实施例中，具有原位铁氧体磁珠电感器的半导体芯片包括:衬底；在衬底上形成的第一介电层；在第一介电层上形成的平面下铁氧体层；在平面下铁氧体层上形成的第一金属层；在第一金属层上形成的第二介电层；在第二介电层上形成的第二金属层，第二金属层被图案化成限定包括多匝的第一导电线圈；将第一导电线圈电连接至第一导电线的通孔；以及设置在第一导电线圈上方的平面上铁氧体层。在一个实施例中，用于·形成原位芯片级铁氧体磁珠电感器的方法包括:在衬底上沉积第一介电层；在第一介电层上沉积下铁氧体层；在下铁氧体层上沉积第一金属层；图案化第一金属层以形成具有结构的第一导电线；在经图案化的第一金属层上沉积第二介电层；在第二介电层上沉积第二金属层；图案化第二金属层以形成具有多匝的导电线圈；以及在经图案化的第二金属层上方形成上铁氧体层。在一些实施例中，在经图案化的第二金属层上直接形成上铁氧体层。该方法可以进一步包括:在经图案化的第二金属层上沉积第三介电层；在第三介电层上沉积第三金属层；以及图案化第三金属层以形成具有多匝的导电线圈。虽然以上说明和附图代表本发明的示例性实施例，但是可以理解，可以在不脱离所附权利要求的等效物的精神和范围的情况下，在其中作出多种添加、修改和替换。特别是，本领域技术人员将清楚，根据本发明的实施例可以包括其他形式、结构、布置、比例、尺寸以及具有其他元件、材料、和组分，而不脱离本发明的精神或基本特性。本领域技术人员将进一步理解，可以使用具有多处改变的结构、布置、比例、尺寸、材料和组分以及在本领域实践中常用的其他情况的实施例，这些实施例尤其适用于特定环境和操作要求而不脱离本发明的原理。另外，可以在不脱离本发明的精神的情况下，对本文所述的示例性方法和工艺进行大量改变。从而，本发明公开的实施例在所有方面都被认为是说明性的而不是限制性的，本发明的范围由所附权利要求及其等效物限定，而不限于以上说明或实施例。
权利要求
1.一种具有芯片级铁氧体磁珠电感器的半导体结构，包括: 衬底； 第一介电层，形成在所述衬底上； 下铁氧体层和上铁氧体层，所述下铁氧体层形成在所述第一介电层上，所述上铁氧体层与所述下铁氧体层垂直间隔分开； 第一金属层，形成在所述下铁氧体层上方； 第二金属层，形成在所述上铁氧体层下方，其中，至少所述第一金属层或所述第二金属层具有线圈结构；以及 至少一个第二介电层，设置在所述第一金属层和所述第二金属层之间。
2.根据权利要求1所述的半导体结构，进一步包括:导电通孔，所述导电通孔将所述第一金属层和所述第二 金属层电连接在一起。
3.根据权利要求1所述的半导体结构，其中，所述第一金属层被配置成直导电线。
4.根据权利要求1所述的半导体结构，进一步包括: 第三介电层，设置在所述第一金属层和所述第二金属层之间；以及第三金属层，设置在所述上铁氧体层和所述下铁氧体层之间，并且进一步设置在所述第二介电层和所述第三介电层之间。
5.根据权利要求4所述的半导体结构，其中，所述第一金属层、所述第二金属层以及所述第三金属层具有线圈结构。
6.根据权利要求1所述的半导体结构，其中，所述衬底是硅或高电阻率硅。
7.一种具有原位铁氧体磁珠电感器的半导体芯片，包括: 衬底； 第一介电层，形成在所述衬底上； 平面下铁氧体层，形成在所述第一介电层上； 第一金属层，形成在所述平面下铁氧体层上； 第二介电层，形成在所述第一金属层上； 第二金属层，形成在所述第二介电层上，所述第二金属层被图案化成限定包括多匝的第一导电线圈； 通孔，将所述第一导电线圈电连接至第一导电线；以及 平面上铁氧体层，设置在所述第一导电线圈的上方。
8.根据权利要求7所述的半导体芯片，进一步包括: 第三介电层，设置在所述第一金属层和所述第二金属层之间；以及第三金属层，设置在所述上铁氧体层和所述下铁氧体层之间，并且进一步设置在所述第二介电层和所述第三介电层之间。
9.一种形成原位芯片级铁氧体磁珠电感器的方法，包括: 在衬底上沉积第一介电层； 在所述第一介电层上沉积下铁氧体层； 在所述下铁氧体层上沉积第一金属层； 图案化所述第一金属层以形成具有结构的第一导电线； 在经图案化的所述第一金属层上沉积第二介电层；在所述第二介电层上沉积第二金属层；图案化所述第二金属层以形成具有多匝的导电线圈；以及在经图案化的所述第二金属层上方形成上铁氧体层。
10.根据权利要求9所述的方法，进一步包括:在经图案化的所述第二金属层上沉积第三介电层；在所述第三介电层上沉积第三金属层；以及图案化所述第三金属层以形成具有`多匝的导电线圈。
全文摘要
一种具有原位芯片级铁氧体磁珠电感器的半导体结构及其形成方法。实施例包括衬底；在衬底上形成的第一介电层；在第一介电层上形成的下铁氧体层；以及在结构中与下铁氧体层间隔分开的上铁氧体层。第一金属层可以形成在下铁氧体层上方，以及第二金属层可以形成在上铁氧体层下方，其中，至少第一或第二金属层具有包括多匝的线圈结构。至少一个第二介电层可以设置在第一和第二金属层之间。铁氧体磁珠电感器具有小形状因数并且适合于采用BEOL工艺形成。本发明提供了芯片上铁氧体磁珠电感器。
文档编号H01L23/522GK103247596SQ201310006469
公开日2013年8月14日 申请日期2013年1月8日 优先权日2012年2月14日
发明者金俊德, 叶子祯 申请人:台湾积体电路制造股份有限公司