专利名称：薄膜晶体管阵列基板及其制造方法
技术领域：
本发明涉及一种薄膜晶体管阵列基板及其制造方法。
背景技术：
有机电致发光二极管(OLED)显示技术与传统的LCD显示方式不同，具有自发光的特性，可以做得更轻更薄，可视角度更大，色彩更鲜艳，具有LCD不可比拟的优点，近年来OLED应用越来越广泛。如图1所示，现有的驱动有机发光二极管的薄膜晶体管阵列基板，包括扫描驱动单元11、数据线驱动单元12和多个像素13。其中每一个像素单元13都对应一条初始化电源线14。初始化电源线14与扫描线15、发光控制线16 (El En)均平行布置。初始化电源线14与数据线17和电源线18垂直布置。在外围电路中，初始化电源线14和阴极金属19连接后接地。如图2所示，初始化电源线14和像素电极21为同一层金属，初始化电源线14与第六个薄膜晶体管T6的源极是通过接 触孔20相连接。如图3所示，初始化电源线14和第六个薄膜晶体管T6的电路连接是首先把沉积于基板22的半导体层23例如低温多晶硅层的第一绝缘层24a和第二绝缘层24b刻出一个孔，接着再沉积金属层25，金属层25与数据线17 (见图2)和电源线18为同层金属，然后在金属层25上沉积平坦化层26，并在平坦化层26刻蚀接触孔，最后沉积像素电极27后光刻形成图2所示的初始化电源线14和像素电极21。上述传统的薄膜晶体管阵列中，初始化电源线14与像素电极21为同一层金属，用同一次光刻工艺形成图案，存在以下主要问题:由于初始化电源线14和像素电极21为同层金属，限制了像素电极21在阵列基板上的排列方式和面积，即降低了像素的开口率；而且在与初始化电源线14垂直的方向上红、绿、蓝三种材料的蒸镀也受到限制，产品的发光亮度不能最大化；同时，像素内的接触孔20的结构复杂，要进行三次光刻工艺才能实现电性连接，因为像素内的孔尺寸较小，所以容易有像素电极27和半导体接触不良的问题，影响广品的良率。
发明内容
本发明的一个目的在于提供一种像素开口率高的薄膜晶体管阵列基板及其制造方法，以解决现有技术中的问题。为实现上述目的，本发明采用如下技术方案:本发明提供一种薄膜晶体管阵列基板，包括基板、绝缘层、电源线、数据线和初始化电源线、平坦化层和像素电极。绝缘层形成在所述基板之上；电源线、数据线和初始化电源线均形成在所述绝缘层上；平坦化层覆盖所述电源线、数据线和初始化电源线；像素电极形成在所述平坦化层上。根据本发明的一实施方式，所述的薄膜晶体管阵列基板还包括:多条扫描线、多条发光控制线、扫描线驱动单元、数据线驱动单元、第一开关薄膜晶体管、第二驱动薄膜晶体管、第一存贮电容、第二存贮电容、第三开关薄膜晶体、第四开关薄膜晶体管、第五开关薄膜晶体管和第六薄膜晶体管。扫描线驱动单元用于向扫描线提供扫描信号，向发光控制线提供发光控制信号；数据线驱动单元用于向数据线提供数据信号；第一开关薄膜晶体管的源极和数据线连接，用于控制数据线信号写入；第二驱动薄膜晶体管的源极和第一晶体管的漏极连接；第一存贮电容连接于第二驱动薄膜晶体管的栅极和电源线之间；第二存贮电容连接于第二驱动薄膜晶体管的栅极和扫描线之间；第三开关薄膜晶体的源极和电源线连接，栅极连接的发光控制线；第四开关薄膜晶体管的漏极和有机发光二极管连接，其源极和第二驱动薄膜晶体管的漏极连接；第五开关薄膜晶体管的源极和第二驱动薄膜晶体管的栅极连接，用于补偿驱动薄膜晶体管阈值电压变化；第六薄膜晶体管的源极和初始化电源线连接，用于对第二驱动薄膜晶体管的栅极电压进行初始化。根据本发明的一实施方式，所述的薄膜晶体管阵列基板还包括位于所述绝缘层下面的半导体层。根据本发明的一实施方式，其中所述绝缘层中形成有接触孔，所述初始化电源线通过所述接触孔与所述半导体层电连接。根据本发明的一实施方式，所述初始化电源线与所述数据线平行布置。根据本发明的一实施方式，所述绝缘层包括由氧化硅制成的第一绝缘层和位于第一绝缘层上由氮化硅制成的第二绝缘层。根据本发明的一实施方式，其中所述半导体层为低温多晶硅层。本发明提供一种薄膜晶体管阵列基板的制造方法，包括如下步骤:步骤S1:提供一基板；步骤S2:在基板上形成一半导体层；步骤S3:在半导体上形成绝缘层；步骤S4:在绝缘层中形成接触孔；步骤S5:在所述绝缘层上形成电源线、数据线和初始化电源线；步骤S6:在所得结构上形成平坦化层；步骤S7:在平坦化层上形成像素电极。根据本发明的一实施方式，其中，所述步骤S2中，通过磁控溅射工艺或气相沉积工艺或蒸镀工艺形成所述半导体层。根据本发明的一实施方式，其中，所述步骤S3中，采用PECVD工艺或旋涂工艺在半导体层上制备绝缘层。根据本发明的一实施方式，其中，所述步骤S4中，用光刻和蚀刻工艺形成所述接触孔。根据本发明的一实施方式，其中，所述初始化电源线通过所述接触孔与所述半导体层电连接。根据本发明的一实施方式，其中，所述步骤S3中，绝缘层包括由氧化硅形成的第一绝缘层和由氮化硅形成的第二绝缘层，先在半导体上先形成第一绝缘层后，再在第一绝缘层上形成第二绝缘层。根据本发明的一实施方式，其中在所述绝缘层上形成电源线、数据线和初始化电源线包括:在所述绝缘层上形成金属层；在所述金属层上形成掩模图案；利用所述掩模图案，蚀刻所述金属层，形成所述电源线、数据线和初始化电源线。根据本发明的一实施方式，其中所述电源线、数据线和初始化电源线通过一次蚀刻工艺形成。从上述技术方案可知，本发明的优点和积极效果在于:初始化电源线与数据线为同一层金属层，初始化电源线不在像素电极所在的层，因此初始化电源线不占据像素电极的布线空间，像素面积可以做到最大化，从而大幅度提高像素开口率，从而提高有效的发光面积，提升产品性能。通过以下参照附图对优选实施例的说明，本发明的上述以及其它目的、特征和优点将更加明显。
图1是现有的薄膜晶体管阵列基板的结构示意图；图2是现有的薄膜晶体管阵列基板中单个像素的平面图；图3是现有的薄膜晶体管阵列基板中的初始化电源线和第六薄膜晶体管的源极接触孔的结构示意图；图4是本发明的薄膜晶体管阵列基板的结构示意图；图5A是本发明的薄膜晶体管阵列中单个像素的平面图；图5B是本发明的薄膜晶体管阵列中的像素驱动电路图；图6是本发明的薄膜晶体管阵列基板中的初始化电源线和第六薄膜晶体管的源极接触孔的结构示意图；图7是本发明的薄膜晶体管阵列基板中的外围连接结构平面图；图8是本发明的薄膜晶体管阵列基板中的外围连接结构剖面图。主要组件附图标记说明:11:扫描驱动单元12:数据线驱动单元13:像素14:初始化电源线15:扫描线16:发光控制线17:数据线18:电源线19:阴极金属20:接触孔21:像素电极22:基板23:半导体层
24a:第一绝缘层24b:第二绝缘层25:金属层26:平坦化层27:像素电极7:源电极8:漏电极9:第三有机层
具体实施例方式下面将详细描述本发明的具体实施例。应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。薄膜晶体管阵列基板如图4所示，本发明的驱动有机发光二极管的薄膜晶体管阵列基板，包括基板22，形成在所述基板22上的绝缘层，形成在绝缘层上的电源线18、数据线17和初始化电源线14，覆盖电源线18、数据线17和初始化电源线14的平坦化层26，以及形成在平坦化层26上的像素电极。进一步地，本发明的薄膜晶体管阵列基板还包括扫描线驱动单元11、数据线驱动单元12和多个像素13。扫描线驱动单元11包括给扫描线15提供驱动信号的栅线驱动单元和给发光控制线16 (El En)提供发光供制信号的发光控制单元。其中扫描线15 (Gl Gn)是双侧驱动，发光控制线16 (El En)分奇偶单侧驱动。数据线驱动单元12给数据线17 (Dl Dn)提供控制薄膜晶体管灰阶的模拟或数字信号。各电源线18在外围回路中接在一起后提供电源ELVDD。像素单元13分布在扫描线15 (Gl Gn)、发光控制线16 (El En)与初始化电源线14、数据线17、电源线18的垂直交叉处。本发明中，初始化电源线14和数据线17(D1 Dn)平行排列，并且和扫描线15垂直排列，其优点在于初始化电源线14和像素电极21 (见图5A)不在同一层，图5A中像素电极21的图形可以随意排列，像素13的开口率最大，在不增加光刻次数的前提下，产品的亮度和寿命有效改善。参见图5A和图5B。每个像素单元13包括第一开关薄膜晶体管Tl、第二驱动薄膜晶体管T2、第一存贮电容Cl、第二存贮电容C2、第三开关薄膜晶体T3、第四开关薄膜晶体管T4、第五开关薄膜晶体T5和第六薄膜晶体管T6。第一开关薄膜晶体管Tl的源极和数据线17连接，用于控制数据线17信号写入。第二驱动薄膜晶体管T2的源极和第一晶体管Tl的漏极连接，用于控制发光强度。第一存贮电容Cl连接于第二驱动薄膜晶体管T2的栅极和电源线18之间，第一存贮电容Cl的作用是在有机电致发光期间，保持第二个驱动薄膜晶体管T2的栅极电压恒定不变。第二存贮电容C2连接于第二驱动薄膜晶体管T2的栅极和扫描线之间。第三开关薄膜晶体T3的源极和电源线18连接，用于控制电源线18开关。第四开关薄膜晶体管T4的漏极和有机发光二极管连接，其源极和第二驱动薄膜晶体管T2的漏极连接，用于控制有机发光二极管发光。第五开关薄膜晶体Τ5的源极和第二驱动薄膜晶体管Τ2的栅极连接，用于补偿驱动薄膜晶体管阈值电压变化。第六薄膜晶体管Τ6的源极和初始化电源线14连接，用于对第二驱动薄膜晶体管Τ2的栅极电压进行初始化。如图7所示，第六薄膜晶体管Τ6的栅极对应的扫描线15为上一行像素的扫描线，其中初始化电源线14和阴极19在外围回路中连接在一起后接到ELVSS。例如，如图8所示，将数据线金属层25上的平坦化层26去掉，然后直接蒸镀阴极金属28，将初始化电源线和阴极ELVSS直接连接，最终引出到柔性印刷电路板(FPC)和外围的驱动电路连接。本发明中，第六薄膜晶体管Τ6的初始化电源线14的布线方向与数据线17和电源线18平行，并且与数据线17用同一层金属层。初始化电源线14与薄膜晶体管Τ6的源极通过接触孔20连接在一起。有效显示区域内直接用金属层25作为Vint line JfVint line线引出到有效显示区外，然后在金属层25上刻出接触孔20，将像素电极27和金属层25接触，与外围电路连接，因为有效显示区域外的孔比显示区内的孔的尺寸大，工艺容易控制，上层金属27和半导体层23容易接触。本发明中，初始化电源线14与数据线17为同一层金属层，初始化电源线14不占据像素电极21的布线空间，所以像素面积可以做到最大化，从而提高有效的发光面积，提升产品性能，增加市场竞争力。薄膜晶体管阵列基板的制造方法如图6所示，本发明的薄膜晶体管阵列基板的制造方法包括如下步骤:步骤S1:提供一玻璃基板22。步骤S2:在玻璃基板22上，通过磁控溅射工艺或气相沉积工艺或蒸镀工艺形成半导体层23，例如低温多晶硅层，半导体层23和薄膜晶体管沟道处的半导体材料为同一层。步骤S3:采用PECVD工艺或旋涂工艺在半导体层23上先形成第一绝缘层24a后，再在第一绝缘层24a上面形成第二绝缘层24b。其中第一绝缘层24a在半导体层23和图5A所示的扫描线15之间，第二绝缘层24b在图5A所示的扫描线15和数据线17之间起绝缘作用。第一绝缘层24a的材料可以是例如氧化硅，第二绝缘层24b的材料可以是例如氮化硅。步骤S4:第一绝缘层24a和第二绝缘层24b中通过光刻或蚀刻等工艺形成接触孔20。步骤S5:之后在第一绝缘层24a和第二绝缘层24b形成数据线17、电源线18和初始化电源线14。进一步地，该步骤S5中，可以先在第二绝缘层24b上沉积金属层25，在金属层25上形成掩模图案，利用掩模图案，蚀刻该金属层25，形成所述电源线18、数据线17和初始化电源线14。更进一步地，所述电源线18、数据线17和初始化电源线14通过一次蚀刻工艺形成。因此，本发明中，数据线17、电源线18和初始化电源线14为同层金属。步骤S6:接着沉积平坦化层26，这层平坦化层26的主要目的是消除下层图形的断差引起的像素发光面积不平整。步骤S7:最后在平坦化层26上面形成像素电极27后完成阵列工艺相关的制程。
本发明的薄膜晶体管阵列基板的制造方法中，用数据线材料即金属层25将图5A所示的像素内的初始化电源线14引出的主要优点是像素内的接触孔20的光刻次数减少，可有效防止图5A所示的像素初始化电源线14和下层半导体材料接触不良的问题。通过上述的说明，本发明在不增加光刻次数的前提下，能够提升产品良率和性能。在上面的描述中阐述了很多具体的细节以便于充分的理解本发明，本发明不受上面公开的具体实施例的限制；其次本发明中用到的图例为了便于说明，不依一般比例做等比例放大；最后本发明中提到的薄膜晶体管阵列基板包括但不限于低温多晶硅薄膜晶体管阵列基板。虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。
权利要求
1.一种薄膜晶体管阵列基板，包括: 基板； 绝缘层，形成在所述基板之上； 电源线、数据线和初始化电源线，形成在所述绝缘层上； 平坦化层，覆盖所述电源线、数据线和初始化电源线 '及 像素电极，形成在所述平坦化层上。
2.如权利要求1所述的薄膜晶体管阵列基板，还包括: 多条扫描线； 多条发光控制线； 扫描线驱动单元，用于向扫描线提供扫描信号，向发光控制线提供发光控制信号； 数据线驱动单元，用于向数据线提供数据信号； 第一开关薄膜晶体管，其源极和数据线连接，用于控制数据线信号写入； 第二驱动薄膜晶体管，其源极和第一晶体管的漏极连接； 第一存贮电容，连接于第二驱动薄膜晶体管的栅极和电源线之间； 第二存贮电容，连接于第二驱动薄膜晶体管的栅极和扫描线之间； 第三开关薄膜晶体， 其源极和电源线连接，栅极连接的发光控制线； 第四开关薄膜晶体管，其漏极和有机发光二极管连接，其源极和第二驱动薄膜晶体管的漏极连接； 第五开关薄膜晶体，其源极和第二驱动薄膜晶体管的栅极连接，用于补偿驱动薄膜晶体管阈值电压变化； 第六薄膜晶体管，其源极和初始化电源线连接，用于对第二驱动薄膜晶体管的栅极电压进行初始化。
3.如权利要求1所述的薄膜晶体管阵列基板，还包括位于所述绝缘层下面的半导体层。
4.如权利要求3所述的薄膜晶体管阵列基板，其中所述绝缘层中形成有接触孔，所述初始化电源线通过所述接触孔与所述半导体层电连接。
5.如权利要求1所述的薄膜晶体管阵列基板，其中，所述初始化电源线与所述数据线平行布置。
6.如权利要求1所述的薄膜晶体管阵列基板，其中，所述绝缘层包括由氧化硅制成的第一绝缘层和位于第一绝缘层上由氮化硅制成的第二绝缘层。
7.如权利要求3所述的薄膜晶体管阵列基板，其中所述半导体层为低温多晶硅层。
8.一种薄膜晶体管阵列基板的制造方法，包括如下步骤: 步骤S1:提供一基板； 步骤S2:在基板上形成一半导体层； 步骤S3:在半导体上形成绝缘层； 步骤S4:在绝缘层中形成接触孔； 步骤S5:在绝缘层上形成电源线、数据线和初始化电源线； 步骤S6:在所得结构上形成平坦化层； 步骤S7:在平坦化层上形成像素电极。
9.根据权利要求8所述的制造方法，其中，所述步骤S2中，通过磁控溅射工艺或气相沉积工艺或蒸镀工艺形成所述半导体层。
10.根据权利要求8所述的制造方法，其中，所述步骤S3中，采用PECVD工艺或旋涂工艺在半导体层上制备绝缘层。
11.根据权利要求8所述的制造方法，其中，所述步骤S4中，用光刻和蚀刻工艺形成所述接触孔。
12.根据权利要求8所述的制造方法，其中，所述初始化电源线通过所述接触孔与所述半导体层电连接。
13.根据权利要求8所述的制造方法，其中，所述步骤S3中，绝缘层包括由氧化硅形成的第一绝缘层和由氮化硅形成的第二绝缘层，先在半导体上先形成第一绝缘层后，再在第一绝缘层上形成第二绝缘层。
14.如权利要求8所述的制造方法，其中在所述绝缘层上形成电源线、数据线和初始化电源线包括: 在所述绝缘层上形成金属层； 在所述金属层上形成掩模图案； 利用所述掩 模图案，蚀刻所述金属层，形成所述电源线、数据线和初始化电源线。
15.如权利要求14所述的制造方法，其中所述电源线、数据线和初始化电源线通过一次蚀刻工艺形成。
全文摘要
本发明提供了一种薄膜晶体管阵列基板及其制造方法。薄膜晶体管阵列基板包括基板、绝缘层、电源线、数据线和初始化电源线、平坦化层和像素电极。绝缘层形成在所述基板之上；电源线、数据线和初始化电源线均形成在所述绝缘层上；平坦化层覆盖所述电源线、数据线和初始化电源线；像素电极形成在所述平坦化层上。本发明中初始化电源线与数据线为同一层金属层，初始化电源线不在像素电极所在的层，因此初始化电源线不占据像素电极的布线空间，像素面积可以做到最大化，从而大幅度提高像素开口率，从而提高有效的发光面积，提升产品性能。
文档编号H01L27/12GK103199096SQ201310136120
公开日2013年7月10日 申请日期2013年4月18日 优先权日2013年4月18日
发明者汪梅林, 秦永亮 申请人:上海和辉光电有限公司