半导体器件及其制造方法与流程

半导体器件及其制造方法相关申请的交叉引用通过整体引用的方式将于2012年6月14日提交的包括说明书、附图和摘要在内的第2012-134796号日本专利申请的公开内容结合于此。技术领域本发明涉及半导体器件及其制造方法，更具体地涉及具有用于针对ESD(静电放电)对电子组件进行保护的保护性二极管的半导体器件及其制造方法。

背景技术：
在一些类型的高亮度LED(发光二极管)中，ESD浪涌耐受性低，并且因此必须使用保护性齐纳二极管从外界吸收涌入的ESD浪涌以防止对高亮度LED造成损坏。以前，高亮度LED和保护性齐纳二极管单独进行封装。然而近年来，出于紧凑性的原因，已经出现了将高亮度LED和保护性齐纳二极管封装在一起的趋势(参见第2006-156440号日本未审专利公开号和平成11(1999)-214747号日本未审专利公开号)。以前，典型的保护性齐纳二极管是垂直的，其中阳极电极和阴极电极位于芯片的上下表面。近年来，出于便于封装和可靠性的观点，其中阳极电极和阴极电极位于芯片上表面的表面齐纳二极管的使用已经普及。然而，表面齐纳二极管的问题在于必需形成绝缘膜以防止后表面上的接触故障，半导体器件的制造过程也因此而变得更为复杂。本发明的以上和另外的目标和新颖特征将由这一说明书中以下的详细描述和附图而完全得到揭示。

技术实现要素：
根据本发明的一个方面，提供了一种半导体器件，其中在电耦合至表面保护性二极管的电极对中的一个电极的第一布线或第二布线之上安装具有该保护性二极管的半导体芯片，该保护性二极管用于保护电耦合在相互电隔离的第一布线和第二布线之间的电子组件。该电极在该半导体芯片中没有PN结的情况下耦合至该半导体芯片的后表面。根据本发明的另一个方面，提供了一种制造半导体器件的方法，包括在电耦合至表面保护性二极管的电极对中的一个电极的第一或第二布线之上安装具有该保护性二极管的半导体芯片的步骤，该保护性二极管用于包括电耦合在相互电隔离的第一布线和第二布线之间的电子组件。该电极在该半导体芯片中没有PN结的情况下耦合至该半导体芯片的后表面。根据本发明，制造半导体器件的过程有所简化。附图说明图1是根据本发明第一实施例的半导体器件及其邻近的电路图；图2是图1所示的半导体器件的封装结构的总体平面图；图3是沿图2的线X1-X1所取的半导体器件的截面图；图4是图3所示的半导体器件的保护性芯片的实质性部分及其邻近的放大侧视图；图5是图2所示的保护性芯片的放大平面图；图6是沿图5的线X2-X2所取的半导体器件的截面图；图7是本发明人所构思的表面保护性芯片的侧视图，所述保护性芯片包括用于对其后表面上的接触进行保护的绝缘膜；图8是图7所示的保护性芯片的放大截面图；图9是具有如图7和8所示的相同基本结构的表面保护性芯片的侧视图，所述保护性芯片不包括用于对其后表面上的接触进行保护的绝缘膜；图10是图9所示的保护性芯片的放大截面图；图11是根据第一实施例的图4所示的半导体器件的保护性芯片的侧视图；图12是图11所示的保护性芯片的放大截面图；图13是作为第一实施例的另一示例的表面保护性芯片的侧视图；图14是图13所示的保护性芯片的放大截面图；图15是示出图7至14所示的保护性芯片的正向电气特性的测量结果的图形；图16是示出图7至14所示的保护性芯片的反向电气特性的测量结果的图形；图17是在制造使用图6所示的表面保护性芯片的半导体器件的过程中的步骤处的封装衬底的平面图；图18是在制造半导体器件的过程中在图17所示步骤之后的步骤处的封装衬底的平面图；图19是在制造使用图14所示的表面保护性芯片的半导体器件的过程中的步骤处的封装衬底的平面图；图20是在制造半导体器件的过程中在图19所示步骤之后的步骤处的封装衬底的平面图；图21是作为根据本发明第二实施例的半导体器件的移动电话外部接口的电路图；图22是图21所示的移动电话外部接口的保护性电路的电路图；图23是作为根据本发明第三实施例的半导体器件的PC外围设备的电路图；图24是作为根据本发明第四实施例的半导体器件的USB设备的电路图；图25是本发明人所构思的LED封装的平面图；图26是沿图25的线X10-X10所取的LED封装的截面图；图27是图25所示的LED封装中的保护性芯片的平面图；图28是沿图27的线X11-X11所取的保护性芯片的截面图；图29是表面保护性芯片的截面图；图30是示出以倾斜方式安装于布线之上的表面保护性芯片的截面图；图31是防止表面保护性芯片的后表面与布线相接触的对策的截面图；以及图32是用于降低图31所示的保护性芯片的主表面高度的布线结构的截面图。具体实施方式接下来，将在下文中依据需要在不同部分中或单独地对优选实施例进行描述，但是除非另外指出，否则这样的描述并非是彼此不相关联的。一种描述可以整体或部分地是另一种描述的修改的、细化的或补充的形成。而且，关于以下所描述的优选实施例，当针对要素指示具体数字(件数、数值、数量、范围等)时，除非另外指出或者在理论上局限于具体数字，否则其并不局限于该具体数字；其可以大于或小于该具体数字。此外，在以下所描述的优选实施例中，除非另外指出或理论上是必要的，否则构成要素(包括构成步骤)并非必然是必要的。类似地，在以下所描述的优选实施例中，当针对要素指示具体形式或位置关系时，除非另外指出或者在理论上局限于该具体形式或位置关系，否则其应当被解释为包括在实质上与该具体形式或位置关系相等同或类似的形式或位置关系。如以上所提到的，对于数值和范围同样如此。接下来，将参考附图对优选实施进行详细描述。在图示优选实施例的所有附图中，具有同样功能的要素以同样的附图标记所指示，并且省略其重复描述。关于以下的优选实施例，除非在有必要时，否则不对相同或相似要素的基本描述进行重复。关于图示优选实施例的附图，为了便于理解甚至在截面图中省去了剖面线，并且为了便于理解甚至可以在平面图中使用剖面线。第一实施例图25是本发明人已经构思的LED封装50的平面图，而图26是沿图25的线X10-X10所取的LED封装50的截面图。为了便于理解，图25示出如透过其外部所看到的LED封装50的内部。布线52a和布线52b形成于LED封装50的布线板51上并且相互电隔离。LED芯片53以其主表面向上地安装在布线52a之上。阳极电极和阴极电极(未示出)形成于LED芯片53的主表面之上。LED芯片53的阳极电极通过金属线54a电耦合至布线52b而阴极电极则通过金属线54b电耦合至布线52a。另一方面，保护性芯片55ZV以其主表面向上地安装在布线52b之上。保护LED芯片53免于ESD的垂直齐纳二极管形成于保护性芯片55ZV中。阳极电极(未示出)形成在保护性芯片55ZV的主表面上并且阴极电极(未示出)形成于保护性芯片55ZV的后表面。保护性芯片55ZV的阳极电极通过金属线54c电耦合至布线52a而其阴极电极通过由银(Ag)浆料所制成的传导结合层(图25和26中未示出)电耦合至布线52b。图27是图25和26所示的保护性芯片55ZV的平面图，并且图28是沿图27的线X11-X11所取的保护性芯片55ZV的截面图。例如，保护性芯片55ZV为平面方形半导体衬底的形式，其包括n+型半导体层55a、在其之上的n-型半导体层55b，以及包含于n-型半导体层55b中的p+型半导体区域55c。保护性芯片55ZV的主表面中的p+型半导体区域55c电耦合至阳极电极56A。另一方面，阴极电极56K形成于保护性芯片55ZV的后表面上。阴极电极56K通过例如由Ag浆料所制成的传导结合层57而电耦合至布线52b。在图28中，断线箭头IF指示正向电流而断线箭头IR则指示反向电流。这种类型的垂直齐纳二极管(保护性芯片55ZV)存在以下问题。首先，需要用于形成结合层57的Ag浆料涂覆步骤，因此使得半导体器件的装配过程更为复杂。第二，部分地由于使用了Ag浆料，保护性芯片55ZV的主表面高度(从布线52b的上表面到保护性芯片55ZV的主表面的高度)有所增加并且因此在LED芯片53点亮时产生了阴影，使得LED封装50的亮度效率下降。如果保护性芯片55ZV被定位在距LED芯片53更远的位置以便提高LED封装50的亮度效率，则将难以实现LED封装50所期望的紧凑性。如果保护性芯片55ZV的后表面应当脱离，则将无法获得保护性芯片55ZV所要求的电气特性。出于以上原因，近来，与垂直齐纳二极管相比，阳极电极和阴极电极都处于保护性芯片主表面上的表面齐纳二极管已经得到更为普遍的使用。图29至32是具有表面齐纳二极管的保护性芯片55ZL的截面图。如图29所示，具有表面齐纳二极管的保护性芯片55ZL被安装在布线52b上，其中其主表面向上地并且其后表面通过例如硅树脂的绝缘结合层58而朝向布线52b。阳极电极和阴极电极被形成在保护性芯片55ZL的主表面上并且通过金属线54d和54e耦合至其它部分。然而，该表面保护性芯片55ZL的问题在于，如果其以如图30所示的倾斜方式安装，则保护性芯片55ZL的后表面角可能会与布线52b相接触并形成电连接而可能无法获得齐纳二极管所要求的电气特性。而且，保护性芯片55ZL越薄，就越可能在安装时发生倾斜，由此使得其难以实现保护性芯片55ZL所期望的纤薄度。作为针对以上问题的解决方案，如图31所示，在保护性芯片55ZL的后表面上形成用于防止接触的绝缘膜59。在这种情况下，即使保护性芯片55ZL以倾斜方式安装在布线52b之上，保护性芯片55ZL的后表面上的绝缘膜59也防止了保护性芯片55ZL和布线52b之间的接触故障，而使得齐纳二极管能够提供所要求的电气特性。然而，在该情况下，由于用于形成保护性芯片55ZL的晶片很薄，所以将难以在其后表面上形成绝缘膜59。如果保护性芯片55ZL的后表面上的绝缘膜59由树脂制成，则用于防止接触的绝缘膜59和结合层58之间的粘合将会薄弱并且保护性芯片55ZL将趋向于易于脱落。出于这些原因，LED封装50的制造过程将更为复杂。此外，由于保护性芯片55ZL的后表面上存在绝缘膜59，所以将难以实现保护性芯片55ZL所期望的厚度。出于以上原因，当LED芯片53点亮时，将产生保护性芯片55ZL的阴影，使得亮度效率下降。针对该问题的可能解决方案可以是如图32所示在布线52b的上表面中形成凹面60并且将保护性芯片55ZL安装在凹面中以降低芯片55ZL的主要表面高度。然而，在该情况下，LED封装50的制造过程将更为复杂并且成本会更高。接下来，将对根据第一实施例的半导体器件的结构进行描述。图1是根据第一实施例的半导体器件及其邻近的电路图。根据第一实施例的半导体器件1包括发光元件(电子组件)LD和保护该发光元件LE免于ESD的保护性元件ZN。发光元件LD例如为在被提供以直流正向电流时发光的LED。LED发光的原则如下。当正向偏压被施加于LED的PN结时，空穴被从LED的p型半导体区域注入到PN结中并且电子被从LED的n型半导体区域注入到PN结中。结果，空穴和电子在PN结中重新结合。在该重新结合中，传导带中的电子发射带隙能量并且与价带中的空穴相结合。因此，在重新结合时，出现带隙能量的发射并且该能量发射是利用带隙能量进行的光L的发射。保护性元件ZN例如为齐纳二极管(保护性二极管)，其关于发光元件LD以反向与发光二极管LD并联地电耦合。具体地，保护性元件ZN的阳极电极电耦合至发光元件LD的阴极电极，而保护性元件ZN的阴极电极电耦合至发光元件LD的阳极电极。齐纳二极管所进行的保护的原则如下。当由于静电等的浪涌电压从外界被施加于发光元件LD时，浪涌电压也被施加于与发光元件LD并联地耦合的保护性元件ZN。如果所施加的浪涌电压超出了击穿电压电平，则出现击穿并且反向电流在保护性元件ZN中流动。此时，施加于被击穿的齐纳二极管的电压是低于浪涌电压的齐纳电压。换句话说，因为齐纳二极管被击穿，浪涌电压被齐纳二极管所吸收并且被齐纳电压所替代。因此，低于浪涌电压的齐纳电压被施加于发光元件LD。结果，发光元件LD被保护而免于ESD。发光元件LD和保护性元件ZN电耦合在电源端子Vt和接地端子GND之间。第一电势被提供至电源端子Vt，而低于第一电势的第二电势(基准电势)被提供至接地端子GND。在半导体器件1之外，电阻器R电耦合在发光元件LD的阴极电极和保护性元件ZN的阳极电极与接地端子GND之间。半导体器件1可以被用于诸如液晶显示器背光灯、用于车辆的光源或交通灯之类的照明设备。图2是图1所示的半导体器件的封装结构的总平面图，图3是沿图2的线X1-X1所取的半导体器件1的截面图，而图4是图3所示的半导体器件1的保护性芯片的实质性部分的放大侧视图。为了便于理解，图2示出如透过其外部看到的半导体器件1内部的封装。图4还示出了保护性元件ZN以图示该保护性元件ZN如何耦合。半导体器件1包括封装衬底2、布线3a和3b、发光芯片4、保护性芯片(半导体芯片)5ZA、金属线(耦合线路构件)6a至6d、反射体7和密封树脂8。例如，封装衬底2是平板状绝缘体，其被主表面、其背面的后表面以及与它们相交的四个侧面所围绕。封装衬底2的绝缘体是由玻璃环氧树脂所制成的印刷板或者由氧化铝、氮化铝等所制成的陶瓷衬底。如果使用印刷板作为封装衬底2，则印刷电路板被提供以热辐射区域是有利的。布线3a和3b具有例如铜(Cu)合金(其表面被涂覆以Ag)的主导体部分。布线3a和3b形成于封装衬底2上并且互相电隔离。一条布线(第一布线)3a沿封装衬底2的主表面延伸并且在封装衬底2的一个纵向末端沿封装衬底2的侧面向下弯曲，并且沿封装衬底2的后表面延伸。布线3a电耦合至电源端子Vt(见图1)。另一个布线(第二布线)3b沿封装衬底2的主表面延伸并且在封装衬底2的另一个纵向末端沿封装衬底2的侧面向下弯曲，并且沿封装衬底2的后表面延伸。布线3b电耦合至接地端子GND(见图1)。在封装衬底2的主表面侧上，发光芯片4被安装在布线3a之上，其中其发光表面向上而其后表面朝向布线3a。在发光芯片4中，例如通过在诸如蓝宝石衬底的绝缘衬底之上顺序堆叠氮化镓(GaN)层、n型GaN层、氮化铟镓(InGaN)活动层、p型铝氮化镓(AlGaN)层和p型GaN层而形成发光元件LD。InGaN活动层发光。发光元件LD的阳极电极和阴极电极(未示出)形成于发光芯片4的发光面上。发光元件LD的阳极电极通过金属线6a电耦合至布线3a，而阴极电极则通过金属线6b电耦合至布线3b。金属线6a和6b例如由金(Au)所制成。发光芯片4的后表面通过例如硅树脂的结合层(未示出)而结合至布线3a。保护性芯片5ZA安装在布线3b之上，其中其主表面(第一表面)向上并且其后表面(第二表面)朝向布线3b。如以上所提到的保护性元件ZN形成于保护性芯片5ZA之中。保护性芯片5ZA的保护性元件ZN是表面齐纳二极管，其中作为保护性元件ZN的电极对的阳极电极和阴极电极(未示出)形成于保护性芯片5ZA的主表面上。保护性元件ZN的阳极电极通过金属线6c电耦合至布线3b，而阴极电极则通过金属线6d电耦合至布线3a。金属线6c和6d例如由金(Au)所制成。保护性芯片5ZA通过例如硅树脂的绝缘结合层(见图4)而结合至布线3b。在如以上所提到的垂直齐纳二极管的情况下，保护性芯片5ZV的后表面上的阴极电极56K必须如图28所示的通过Ag浆料而耦合至布线52b。与之相比，在该实施例中的具有表面齐纳二极管的保护性芯片5ZA的情况下，电路并非通过将保护性芯片5ZA的后表面耦合至布线3b而形成，从而无需将保护性芯片5ZA的后表面电耦合至布线3b。因此，不需要以Ag浆料涂覆保护性芯片5ZA的后表面，从而简化了用于半导体器件1的制造过程。此外，由于电路并非通过将保护性芯片5ZA耦合至布线3b而形成，所以即使保护性芯片5ZA应当从布线3b脱离，保护性芯片5ZA的电气特性也将不会严重改变。因此，半导体器件1的可靠性得以提高。反射体7以围绕发光芯片4和保护性芯片5ZA的方式位于封装衬底2的主表面外围。由铝、陶瓷等所制成的反射体7具有反射表面，其将从发光芯片4发出的光向外反射。包含荧光物质的密封树脂8嵌入在封装衬底2的主表面的被反射体7所围绕的区域之中，以使得发光芯片4和保护性芯片5ZA得以被密封。图5是保护性芯片5ZA的放大平面图，而图6是沿图5的线X2-X2所取的保护性芯片5ZA的截面图。例如，保护性芯片5ZA包括平板状半导体衬底5s，其被主表面、其背面的后表面以及与它们相交的四个侧面所围绕。半导体衬底5s例如由p型硅(Si)所制成。在其主表面中，p+型半导体区域5p和n+型半导体区域5n并排排列并且彼此间隔开来。如图5所示，p+型半导体区域5p和n+型半导体区域5n例如为平面三角形的形状，并且它们的长边彼此相对。如图6所示，氧化硅的绝缘膜5i形成于半导体衬底5s的主表面之上。作为电极对的阳极电极5A和阴极电极5K形成在绝缘膜5i之上并且相互电隔离。阳极电极5A和阴极电极5K例如由基于Al的金属所制成。阳极电极5A通过在绝缘膜5i中形成的空穴而以欧姆接触的方式电耦合至p+型半导体区域5p。阴极电极5K通过在绝缘膜5i中形成的空穴而以欧姆接触的方式电耦合至n+型半导体区域5n。在以上所描述的具有如表面齐纳二极管的保护性芯片5ZA的情况下，如图6中的虚线所指示的，正向电流IF沿半导体衬底5s的主表面从p+型半导体区域5p流向n+型半导体区域5n。电耦合至阳极电极5A的半导体区域5p具有与半导体衬底5s相同的导电类型(p类型)并且在没有PN结的情况下电耦合至半导体衬底5s的后表面。具体地，阳极电极5A通过金属线6c电耦合至布线3b并且还在保护性芯片5ZA内电耦合至保护性芯片5ZA的后表面。因此，即使保护性芯片5ZA以倾斜方式被安装在布线3b之上并且半导体衬底5s后表面角与布线3b相接触，由于半导体衬底5s的后表面通过金属线6c而从阳极电极5A电耦合至布线3b，所以保护性元件ZN的电气特性也不会出现问题。在该实施例中，并没有在保护性芯片5ZA(半导体衬底5s)的后表面上形成用于防止接触的绝缘膜59(见图31)并且保护性芯片5ZA(半导体芯片5s)以其后表面(Si表面)与结合层9直接接触的方式而被安装在布线3b上。根据该实施例，无需在保护性芯片5ZA的后表面上形成用于防止接触的绝缘膜59，从而使得制造保护性芯片5ZA更为容易。而且，无需在布线3b中形成凹面以便降低保护性芯片5ZA的主表面高度，从而使得制造半导体器件1更为容易。此外，由于树脂结合层9良好粘合至Si并且保护性芯片5ZA的后表面与结合层9直接接触，所以降低了保护性芯片5ZA可能脱落(安装故障)的概率。因此，半导体器件1的可靠性得以提高。此外，由于保护性芯片5ZA后表面上的结合层9可以比Ag浆料更薄，所以保护性芯片5ZA的主表面高度(从布线3b的上表面到保护性芯片5ZA的主表面的高度)可以小于垂直保护性芯片55ZV的主表面高度(见图25等)。由于保护性芯片5ZA的后表面上没有用于防止接触的绝缘膜59，所以保护性芯片5ZA的主表面高度可以小于具有如下表面齐纳二极管的保护性芯片的主表面高度，该表面齐纳二极管在其后表面上具有用于防止接触的绝缘膜59。此外，由于可归因于保护性芯片5ZA倾斜后表面的接触故障是可容忍的，所以用来制作保护性芯片的晶片的厚度可以有所减小。出于该原因，保护性芯片5ZA的主表面高度可以进一步减小。结果，半导体器件1中保护性芯片5ZA的阴影可以更小，从而能够提升发光芯片4的亮度效率。半导体器件1的厚度也能够减小。由于无需使得保护性芯片5ZA保持远离发光芯片4，所以不存在减小半导体器件1的大小的障碍。接下来，将参考图7至16对根据第一实施例的半导体器件1的保护性芯片5ZA的电气特性进行说明。图7至14示出了本发明人已经构思的各个保护性芯片结构。图15和16是以简化形式示出图7至14所示的各个保护性芯片的正向和反向电气特性的测量结果的图形。图7是包括用于防止其后表面上的接触的绝缘膜59的表面保护性芯片55ZL的侧视图，并且图8是图7所示的保护性芯片55ZL的放大截面图。如图4，在图7中也示出了保护性元件ZN。如图7所示，用于防止接触的绝缘膜59形成于保护性芯片55ZL的后表面上。这意味着保护性芯片55ZL通过绝缘膜59和结合层58而被安装在布线52b之上。如图8所示，保护性芯片55ZL的由n型Si所制成的半导体衬底5s在其主表面上具有电耦合至阳极电极的p+型半导体区域5p以及电耦合至阴极电极的n+型半导体区域5n。在该结构中，由于在保护性芯片55ZL的后表面上形成绝缘膜59，所以即使保护性芯片55ZL以倾斜方式安装，也不会形成与布线52b的电耦合。因此，如图15中的实线FLS所指示的，提供了良好的正向电气特性，以及如图16中的实线RL所指示的，还提供了良好的反向电气特性。图15和16建议该结构提供了良好的电气特性。图9是具有与图8所示的相同基本结构的表面保护性芯片55ZL的侧视图，其在其后表面上并不包括用于防止接触的绝缘膜59，并且图10是图9所示的保护性芯片55ZL的放大截面图。如图4，在图9中也示出了保护性元件ZN。在该结构中，如图9所示，由于没有在保护性芯片55ZL的后表面上形成绝缘膜59，所以如果保护性芯片55ZL以倾斜方式安装，则保护性芯片55ZL的后表面角可能电耦合至布线52b，由此导致在保护性芯片55ZL的阳极电极和保护性芯片55ZL的后表面之间的电耦合。在该结构中，如图10所示，由于电耦合至阳极电极的半导体区域55p的导电类型不同于半导体衬底55s的导电类型，所以如果保护性芯片55ZL的阳极电极和后表面相互电耦合，则在保护性元件ZA的阳极电极和阴极电极之间会出现短路。结果，无法获得保护性元件ZN所期望的电气特性。因此，该结构提供了如图15中的虚线FLb所指示的正向电气特性以及如图16中的虚线RLb所指示的反向电气特性，它们均远离良好的电气特性(实线FLs和RLs)。图11是根据该实施例的图4所示的保护性芯片5ZA的侧视图，并且图12是图11所示的保护性芯片5ZA的放大截面图。如图4，在图11中也示出了保护性元件ZN。在该结构中，如图11所示，没有在保护性芯片5ZA的后表面上形成用于防止接触的绝缘膜59，但是如图12所示，电耦合至阳极电极的半导体区域5p的导电类型与半导体衬底55s的导电类型相同，从而阳极电极在没有PN结的情况下在保护性芯片5ZA内通过p+型半导体区域5p而电耦合至保护性芯片5ZA的后表面。结果，即使保护性芯片5ZA以倾斜方式安装并且保护性芯片5ZA后表面角电耦合至布线3b，保护性元件ZN的电气特性也不会出现问题。因此，该结构的正向电气特性曲线与如图15所示的良好正向电气特性曲线(实线FLs)相一致，并且反向电气特性曲线(虚线RL)几乎与如图16所示的良好反向电气特性曲线(实线RLs)相一致。图13是作为该实施例的另一个示例的具有齐纳二极管ZN的表面保护性芯片5ZB的侧视图，并且图14是图13所示的保护性芯片5ZB的放大截面图。如图4，在图14中也示出了保护性元件ZN。如图13所示，该结构并不具有形成于保护性芯片(半导体芯片)5ZB的后表面(第二表面)上的用于防止接触的绝缘膜59。因此，保护性芯片5ZB以其后表面与结合层9直接接触的方式而被安装。而且，如图14所示，保护性芯片5ZB的由n型Si所制成的半导体衬底5s在其主表面(第一表面)上具有电耦合至阳极电极的p+型半导体区域5p以及电耦合至阴极电极的n+型半导体区域5n。保护性芯片5ZB的其它构成元件与图6等所示的相同。在这种情况下，由于电耦合至阴极电极的半导体区域5n的导电类型与半导体衬底5s的导电类型相同，所以如图13所示，保护性芯片5ZB被安装在通过金属线6d耦合至阴极电极的布线3a之上。在该结构中，并没有在保护性芯片5ZB的后表面上形成绝缘膜59，但是电耦合至阴极电极的半导体区域5n的导电类型与半导体衬底5s的导电类型相同，所以阴极电极在没有PN结的情况下在保护性芯片5ZB内通过n+型半导体区域5n而电耦合至保护性芯片5ZB的后表面。结果，即使保护性芯片5ZB以倾斜方式安装并且保护性芯片5ZB后表面角电耦合至布线3a，保护性元件ZN的电气特性也不会出现问题。因此，如图15所示，该结构的正向电气特性曲线与良好正向电气特性曲线(实线FLs)相一致，并且如图16所示，反向电气特性曲线(虚线RL)几乎与良好反向电气特性曲线(实线RLs)相一致。接下来，将参考图17至20描述制造根据第一实施例的半导体器件1的方法。图17和18是在制造使用图6所示的保护性芯片5ZA的半导体器件1的过程中的封装衬底2的平面图，并且图19和20是在制造使用图14所示的保护性芯片5ZB的半导体器件1的过程中的封装衬底2的平面图。首先，将说明制造使用图6所示的保护性芯片5ZA的半导体器件1的过程。如图17所示，发光芯片4被安装在封装衬底2的主表面上的布线3a之上。保护性芯片5ZA被安装在封装衬底2的主表面上的布线3b之上。为了安装发光芯片4，例如使用硅树脂的粘合剂，并且如果采用垂直保护性芯片，则使用Ag浆料作为保护性芯片的粘合剂，从而必须准备两种粘合剂并且需要不同的涂覆步骤。这将使得半导体器件制造过程的复杂度有所增加。作为比较，该实施例对发光芯片4和保护性芯片5ZA使用相同的绝缘粘合剂，从而半导体器件的制造过程得以简化。接下来，如图18所示，发光芯片4和保护性芯片5ZA通过金属线6a至6d而被电耦合至布线3a和3b。在保护性芯片5ZA的情况下，通过金属线6c电耦合至布线3b的阳极电极在保护性芯片5ZA内没有PN结的情况下电耦合至保护性芯片5ZA的后表面，从而即使以倾斜方式安装在布线3b之上的保护性芯片5ZA的后表面角与布线3b相接触，保护性芯片5ZA和保护性元件ZN的电气特性也不会出现问题。随后，在反射体7(见图3)以其反射表面向上地被结合至封装衬底2的主表面之后，发光芯片4和保护性芯片5ZA利用密封树脂8(见图3)进行密封以生产如图2和3所示的半导体器件1。其次，将说明制造使用图14所示的保护性芯片5ZB的半导体器件的过程。如图19所示，发光芯片4和保护性芯片5ZB被安装在封装衬底2的主表面上的布线3a之上。在这种情况下，也使用相同的绝缘粘合剂来安装发光芯片4和保护性芯片5ZB，从而半导体器件的制造过程得以简化。接下来，如图20所示，发光芯片4和保护性芯片5ZB通过金属线6a至6d电耦合至布线3a和3b。在保护性芯片5ZB的情况下，通过金属线6d电耦合至布线3a的阴极电极在保护性芯片5ZB内没有PN结的情况下电耦合至保护性芯片5ZB的后表面。因此，即使以倾斜方式安装在布线3a之上的保护性芯片5ZB的后表面角与布线3a相接触，保护性芯片5ZB和保护性元件ZN的电气特性也不会出现问题。随后，在反射体7被结合至封装衬底2的主表面之后，执行利用密封树脂8的密封步骤以生产如图2和3所示的半导体器件1。第二实施例图21是根据第二实施例的移动电话外部接口(半导体器件15)的电路图。根据第二实施例的移动电话外部接口15包括基带电路(电子组件)15a、射频信号处理电路15b、天线15c、电源电路(电子组件)15d、多个端子15e至15g以及保护性电路15h。基带电路15a是对未调制或解调基带信号进行处理的电路并且通过射频信号处理电路15b电耦合至天线15c。射频信号处理电路15b是对电磁波带中的信号进行处理并且在传输时将基带信号调制到预定带(RF带)以及在接收时将预定带中的信号解调至基带的电路。天线15c是接收电磁波并将其转换为电信号以及将电信号转换为电磁波的电子组件。电源电路15d向基带电路15a和射频信号处理电路15b等提供供电电压，并且包括用于充电的存储电池15da、电池充电开关电路15db和功率控制电路15dc。保护性电路15h保护基带电路15a和电源电路15d免于浪涌电压并且电耦合在端子15e至15g与基带电路15a和电源电路15d之间。端子15e是用于各种信号的端子，端子15f是操作信号端子，而端子15g是用于DC电压供电的电源端子。图22是图21所示的移动电话外部接口15的保护性电路15h的电路图。保护性电路15h包括多个保护性元件ZN1至ZN3(ZN)。保护性元件ZN1至ZN3均为如以上所述的表面齐纳二极管。保护性元件ZN1电耦合在用于信号的布线(第一布线)15ia和接地布线(第二布线)15ja之间。保护性元件ZN1的阳极电极电耦合至接地布线15ja并且其阴极电极电耦合至用于信号的布线15ia。用于信号的布线15ia被用来将用于信号的端子15e电耦合至基带电路15a并且对应于以上所述的布线3a。接地端子15ja对应于布线3b。保护性元件ZN2电耦合在用于操作信号的布线(第一布线)15ib和接地布线(第二布线)15jb之间。保护性元件ZN1的阳极电极电耦合至接地布线15jb并且其阴极电极电耦合至用于信号的布线15ib。用于信号的布线15ib被用来将用于操作信号的端子15f电耦合至基带电路15a并且对应于以上所述的布线3a。接地端子15jb对应于布线3b。保护性元件ZN3电耦合在用于电源的布线(第一布线)15k和接地布线(第二布线)15jc之间。保护性元件ZN3的阳极电极电耦合至接地布线15jc并且其阴极电极电耦合至用于电源的布线15k。用于电源的布线15k是高电势一侧的电源布线，其将接地端子15g电耦合至电源电路15d并且对应于布线3a。接地端子15jc对应于布线3b。在第二实施例中，保护性元件ZN1至ZN3(ZN)具有保护性芯片5ZA或5ZB(见图12和14等)的结构。如果保护性元件ZN1至ZN3(ZN)具有保护性芯片5ZA的结构，则它们的保护性芯片5ZA被分别安装在接地布线15ja至15jc之上。另一方面，如果保护性元件ZN1至ZN3具有保护性芯片5ZB的结构，则它们的保护性芯片5ZB分别安装在接地布线15ia、15ib和15之k上。根据第二实施例，保护性电路15h保护基带电路15a和电源电路15d免于浪涌电压。此外，由于没有在保护性芯片5ZA或5ZB的后表面上形成用于防止接触的绝缘膜59(见图7等)，所以更易于生产保护性芯片5ZA或5ZB。而且无需在布线15ia、15ib、15k以及15ja至15jc中形成凹面以降低保护性芯片5ZA或5ZB的主表面高度以便实现移动电话外部接口15所期望的厚度。结果，能够更为容易地制造移动电话外部接口15。此外，由于树脂结合层9良好地粘合至Si并且保护性芯片5ZA或5ZB的后表面(Si)与结合层9直接接触，所以降低了保护层5ZA或5ZB可能脱落(安装故障)的概率。因此，移动电话外部接口15的可靠性得以提高。另外，由于保护性芯片5ZA或5ZB的后表面上的结合层9(见图11和13)可以比Ag浆料更薄，所以保护性芯片5ZA或5ZB的主表面高度可以小于具有垂直齐纳二极管的保护性芯片55ZV(见图25等)的主表面高度。由于保护性芯片5ZA或5ZB的后表面上没有用于防止接触的绝缘膜59(见图7等)，所以保护性芯片5ZA或5ZB的主表面高度可以小于具有如下表面齐纳二极管的保护性芯片的主表面高度，在表面齐纳二极管的后表面上具有用于防止接触的绝缘膜59。此外，由于可归因于保护性芯片5ZA或5ZB倾斜后表面的接触故障是可容忍的，所以用来制作保护性芯片的晶片的厚度可以有所减小。出于该原因，保护性芯片5ZA或5ZB的主表面高度可以进一步减小。第三实施例图23是根据第三实施例的PC外部设备(半导体器件)16的电路图。根据第三实施例的PC外部设备16包括主机PC电路16a、外围电路16b以及将它们电耦合的多条数据线路16c。主机PC电路16a包括微计算机电路(电子组件)16aa、接口电路(电子组件)16ab、连接器16ac、多个保护性电路16ad，以及多条布线(第一布线)16ae和接地布线(第二布线)16af。外围电路16b包括微计算机电路(电子组件)16ba、接口电路(电子组件)16bb、连接器16bc、多个保护性电路16bd以及多条布线(第一布线)16be和接地布线(第二布线)16bf。主机PC电路16a的微计算机电路16bb通过接口电路16ab电耦合至数据线路16c，并且还通过数据线路16c电耦合至连接器16ac。连接器16ac通过数据线路16c电耦合至外围电路16b的连接器16bc。外围电路16b的连接器16bc通过数据线路16c电耦合至外围电路16b的接口电路16bb，并且还电耦合至外围电路16b的微计算机电路16ba。保护性电路16ad(16bd)电耦合在布线(第一布线)16ae(16be)和接地布线(第二布线)16af(16bf)之间。布线16ae和16be电耦合至数据线路16c并且对应于布线3a。接地布线16af和16bf对应于布线3b。保护性电路16ad和16bd包括以上所述的保护性元件ZN，并且每个保护性元件ZN包括以上所述的表面齐纳二极管。保护性元件ZN的阳极电极电耦合至接地布线16af和16bf，并且它们的阴极电极电耦合至用于数据线路的布线16ae和16be。在第三实施例中，保护性元件ZN也具有与如以上所述的保护性芯片5ZA或5ZB(见图12和14等)相同的结构。如果每个保护性元件ZN在结构上包括保护性芯片5ZA，则保护性芯片5ZA被安装在接地布线16af或16bf之上。如果每个保护性元件ZN在结构上包括保护性芯片5ZB，则保护性芯片5ZB安装在用于数据线路的布线16ae或16be之上。第三实施例带来了与第二实施例相同的效果。第四实施例图24是根据第四实施例的USB(通用串行总线)设备(半导体器件)17的电路图。根据第四实施例的USB设备17包括USB设备主电路(电子组件)17a、USB连接器17b、差分信号线路17ca(D+)和17cb(D-)、高电势电源布线17da(VBUS)和接地布线17db(GND)，以及保护性电路17e。USB设备主电路17a可以是半导体存储器、数码相机、打印机或扫描仪。保护性电路17e电耦合在布线(第一布线)17cc和17cd与接地布线(第二布线)17f之间。布线17cc和17cd分别电耦合至差分信号线路17ca和17cb并且对应于布线3a。接地布线17f对应于布线3b。保护性电路17e包括如以上所述的保护性元件ZN，并且每个保护性元件包括如以上所述的表面齐纳二极管。保护性元件ZN的阳极电极电耦合至接地布线17f并且其阴极电极分别电耦合至用于差分信号的布线17cc和17cd。在第四实施例中，保护性元件ZN也具有与如以上所述的保护性芯片5ZA或5ZB(见图12和14等)相同的结构。如果每个保护性元件ZN在结构上包括保护性芯片5ZA，则保护性芯片5ZA被安装在接地布线17f之上。如果每个保护性元件ZN在结构上包括保护性芯片5ZB，则保护性芯片5ZB安装在用于数据线路的布线17cc或17cd之上。第四实施例带来了与第二和第三实施例相同的效果。至此，已经参考其优选实施例对本发明人所作出的发明进行了具体说明。然而，本发明并不局限于以上实施例，并且显然在并不背离本发明的精神和范围的前提下可以以各种方式对这些细节进行修改。以上第一至第四实施例假设保护性元件ZN为齐纳二极管。然而，本发明并不局限于此，并且例如保护性元件可以为PN结二极管。