硅通孔的形成方法
【专利摘要】本发明提供一种硅通孔的形成方法，包括：提供硅衬底；采用深反应性离子蚀刻在所述硅衬底中形成通孔；在所述通孔的侧壁形成热氧化层；去除所述热氧化层；在所述通孔的侧壁和底部形成绝缘层；在所述绝缘层上形成导电材料以填充满所述通孔。本发明所提供的硅通孔的形成方法中，在通孔形成之后，对通孔侧壁进行了热氧化层的生长和去除处理，消除了通孔侧壁的扇贝状凸起，得到表面平坦光滑的通孔，因此后续绝缘材料能够很好地沉积在通孔表面形成厚度均匀的绝缘层，而硅通孔中的导电材料能够较好地填充在通孔中，并使得导电材料与硅衬底之间保持良好的电绝缘，使最终形成的硅通孔具有高击穿电压、无泄漏和无裂化的绝缘性能，提高硅通孔芯片的有效率。
【专利说明】硅通孔的形成方法
【技术领域】
[0001]本发明涉及半导体工艺领域，特别是涉及一种硅通孔的形成方法。
【背景技术】
[0002]在半导体领域，对高速、高密度、小尺寸和多功能电子器件的强烈需求驱动产生了三维系统封装(3D-SiP)技术。硅通孔(TSV)互连由于具有较短的互连距离和较快的速度成为三维系统封装技术的一种重要形式。硅通孔将多芯片模块沿芯片厚度方向叠起来，从而大大减小芯片厚度，并具有使管芯和内插器之间的热膨胀(CTE)失配的系数最小化的优点。
[0003]在硅通孔工艺中涉及多个步骤，包括通孔形成、侧壁绝缘和通孔填充等。目前，通孔形成一般采用深反应离子蚀刻的方法实现。但是这种方法通常会使通孔侧壁产生扇贝(scallop)状凸起。这些扇贝状凸起会导致在侧壁绝缘步骤中淀积绝缘层时，绝缘层对通孔侧壁覆盖不良，从而最终导致硅通孔与硅衬底间产生漏电。虽然可以通过调整深反应离子蚀刻的蚀刻条件或增大侧壁绝缘时绝缘层的厚度，优化硅通孔与衬底间漏电。但是调整深反应离子蚀刻的蚀刻条件仍然无法避免扇贝状凸起的形成。而增大绝缘层的厚度会使得后续通孔填充时，工艺窗口变小，导致通孔导电材料在填充通孔时，填充效果不良，并造成硅通孔的性能差，最终导致芯片容易失效。因而，如何获得平整光滑的通孔侧壁是硅通孔工艺中的一个瓶颈。
【发明内容】
[0004]本发明解决的问题是提供一种硅通孔的形成方法，以获得通孔侧壁平整光滑的硅通孔。
[0005]为解决上述问题，本发明提供一种硅通孔的形成方法，包括:
[0006]提供硅衬底；
[0007]采用深反应性离子蚀刻在所述硅衬底中形成通孔；
[0008]在所述通孔的侧壁形成热氧化层；
[0009]去除所述热氧化层；
[0010]在所述通孔的侧壁和底部形成绝缘层；
[0011 ] 在所述绝缘层上形成导电材料以填充满所述通孔。
[0012]可选的，采用炉管工艺在所述通孔的侧壁和底部形成所述热氧化层。
[0013]可选的，所述炉管工艺为常压炉管工艺，所述炉管工艺采用干氧氧化或者湿氧氧化，温度范围包括750摄氏度?1150摄氏度，所述炉管工艺生成的热氧化层的厚度为500埃?1500埃。
[0014]可选的，采用氢氟酸清洗去除所述热氧化层。
[0015]可选的，所述氢氟酸中氟化氢与水的摩尔比为1:10?1: 50，所述氢氟酸清洗时间为5分钟?15分钟。
[0016]可选的，所述形成方法还包括:在形成所述通孔之后且在形成所述绝缘层之前，重复一次或多次在所述通孔的侧壁形成所述热氧化层和去除所述热氧化层的步骤。
[0017]可选的，在去除所述热氧化层之后，还包括:采用异丙醇清洗所述通孔，并进行干燥。
[0018]可选的，采用化学气相沉积法在所述通孔的侧壁和底部沉积所述绝缘层。
[0019]可选的，在形成所述导电材料以填充满所述通孔之前，还包括:在所述绝缘层表面形成扩散阻挡层。
[0020]可选的，所述扩散阻挡层的材料为氮化钽、钽或者它们的组合。
[0021]可选的，所述导电材料为铜，采用电镀法形成所述导电材料。
[0022]可选的，在所述通孔的侧壁形成所述热氧化层时，所述热氧化层同时形成在所述通孔的底部；去除所述热氧化层包括:去除位于所述通孔的侧壁和底部的热氧化层。
[0023]与现有技术相比，本发明的技术方案具有以下优点:
[0024]本发明所提供的硅通孔的形成方法中，在通孔形成之后，对通孔的侧壁进行了热氧化层的生长和去除处理，热氧化层的生长过程能够使得通孔侧壁的扇贝状凸起被氧化成热氧化层的一部分，因而热氧化层的去除处理能够消除通孔侧壁的扇贝状凸起，降低了通孔侧壁的粗糙度，从而得到表面平坦光滑的通孔，因此绝缘材料能够很好地沉积在通孔表面形成厚度均匀的绝缘层，从而既能够使导电材料的填充效果较佳，又能够防止导电材料与硅衬底之间发生漏电，最终使得形成的硅通孔具有高击穿电压、无泄漏和无裂化的绝缘性能，降低硅通孔芯片的失效率。
[0025]进一步，在形成所述通孔之后且在形成所述绝缘层之前，重复一次或多次在所述通孔的侧壁形成所述热氧化层和去除所述热氧化层的步骤，可以继续降低所述通孔表面的粗糙度，从而使得通孔表面更加平坦光滑。
【专利附图】
【附图说明】
[0026]图1至图10为是本发明实施例所提供的硅通孔的形成方法的示意图。
【具体实施方式】
[0027]现有硅通孔的形成方法中，所形成的通孔的侧壁表面凹凸不平，具有扇贝状凸起，容易引起位于通孔上的绝缘层局部覆盖不良。而绝缘层局部覆盖不良将导致硅通孔在工作时局部场强过强，进而导致绝缘层容易被击穿，从而使硅通孔漏电流过大，引起芯片失效。更为严重的情况下，所形成的通孔的侧壁凹凸不平使绝缘层无法完全覆盖通孔的侧壁，导致硅通孔中的导电材料和硅衬底直接短路，同样使得硅通孔漏电流过大，引起芯片失效。
[0028]此外，所形成的通孔的底部也容易存在条痕状缺陷，在通孔的侧壁存在扇贝状凸起的前提下，这些条痕状缺陷可能会进一步导致绝缘层容易被击穿，引起芯片失效。
[0029]本发明提供一种硅通孔的形成方法，在形成通孔之后，并不直接进行形成绝缘层的步骤，而是对通孔进行热氧化处理，以在通孔的侧壁形成热氧化层，然后去除所述热氧化层，在这个过程中扇贝状凸起被氧化成热氧化层的一部分，通过去除所述热氧化层，所述扇贝状凸起也被消除，从而使通孔的侧壁变得光滑平坦，保证后续绝缘层能够较好地覆盖在通孔的侧壁上，从而使得导电材料较好地填充在通孔中，同时导电材料与硅衬底不易发生漏电，最终提闻娃通孔芯片的有效率。
[0030]进一步的，在通孔的侧壁形成热氧化层时，所述热氧化层同时形成在通孔的底部，即此时通孔底部的条痕状缺陷也会被热氧化成热氧化层的一部分，并且随着热氧化层的去除，所述条痕状缺陷也随之被消除，因此，进一步提高了绝缘层的绝缘性能，进一步提高硅通孔芯片的有效率。
[0031]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0032]本实施例提供一种硅通孔的形成方法，请参考图1至图10。
[0033]请参考图1，首先提供硅衬底100。
[0034]虽然图1中未予显示，但是本实施例所提供硅衬底100上可以具有晶体管、二极管、存储器、电感、电容或电阻等器件(device)，还可以具有覆盖这些器件的一层或者多层介质层，并且在所述器件和所述介质层之间还可以具有金属插塞、金属导线或者金属引脚等组成的金属互连结构。
[0035]请继续参考图1，在所述硅衬底100上形成图案化的光致抗蚀剂层200。
[0036]本实施例可以利用本领域公知的光刻技术来图案化光致抗蚀剂层200，具体包括沉积光致抗蚀剂材料，根据光刻掩模的图案照射光致抗蚀剂材料，然后显影移除一部分光致抗蚀剂材料，得到图案化的光致抗蚀剂层200。
[0037]请结合参考图2至图5，采用深反应性离子蚀刻在所述硅衬底100中形成通孔130。
[0038]深反应性离子蚀刻包括Bosch深反应性离子蚀刻(Bosch Deep Reactive 1nEtching;Bosch DRIE)和低温型深反应性离子蚀刻(Cryogenic DRIE)。本实施例使用Bosch深反应性离子蚀刻为例说明通孔130的形成过程，低温型深反应性离子蚀刻的蚀刻过程与Bosch深反应性离子蚀刻的蚀刻过程类似，在此不再赘述。
[0039]Bosch DRIE的具体蚀刻过程具体包括:首先请参考图2，引入SF6作为第一气体(未示出)，以光致抗蚀剂层200为掩模对硅衬底100进行蚀刻，本步骤是SF6的各向异性蚀刻作用，纵向刻蚀硅衬底100，第一气体蚀刻硅衬底100至第一深度时，停止第一气体，此时在硅衬底100中形成第一凹槽110a。在停止第一气体后迅速引入第二气体(未示出)，本实施例第二气体选用C4F8, C4F8可以在第一凹槽IlOa的表面形成聚合物衬里以保护凹槽的表面。如图3所示，第二气体在第一凹槽IlOa的表面形成第一聚合物衬里111，使第一凹槽IlOa转化为第一凹槽110b。在形成如图3所示的第一聚合物衬里111之后，再次引入第一气体，第一气体的蚀刻作用仍保留位于第一凹槽IlOb侧壁的第一聚合物衬里111，但蚀刻移除了图3中位于第一凹槽IlOb底部的第一聚合物衬里111，并继续沿着第一凹槽IlOb的底部蚀刻硅衬底100，形成第二凹槽120a，如图4所示。在此之后，虽然没有图示，但是继续引入第二气体，以在第二凹槽120a表面形成第二聚合物衬里(未示出)。这样，不断重复上述步骤(即快速转换引入第一气体进行蚀刻和引入第二气体进行保护的工艺步骤)，直至获得所需深度的通孔130，如图5所示。在形成通孔130后，可将图4中的光致抗蚀剂层200去除。
[0040]通过上述Bosch DRIE可以蚀刻出通孔深宽比(孔深度和孔直径宽度的比值)大于10以上的通孔130，通孔130的深度通常可以大于50um。同时，从以上的描述可知，BoschDRIE的蚀刻方式决定所形成的通孔130的侧壁一定会产生扇贝状(scallop)凸起(未标号)，经测量，此时通孔130的侧壁粗糙度通常在500埃?1500埃左右。另外，此时通孔130的底部还会存在条痕状缺陷(未示出)，由于条痕状缺陷的存在，通孔130底部的粗糙度通常也在500埃?1500埃左右。
[0041]由于Cryogenic DRIE 与 Bosch DRIE 的工艺过程类似，因此,通过 Cryogenic DRIE得到的通孔同样会在侧壁产生扇贝状凸起，在底部产生条痕状缺陷，具体过程本发明在此不再赘述。
[0042]请参考图6，在形成通孔130之后，本实施例接下来在通孔130的侧壁和底部形成热氧化层140。
[0043]本实施例采用炉管工艺在所述通孔130的侧壁和底部形成热氧化层140。所述炉管可以是垂直式的炉管，所述炉管工艺可以为常压炉管工艺，并且所述炉管工艺可以采用干氧氧化或者湿氧氧化。干氧氧化过程中，通过通入纯氧作为氧化物使通孔130的侧壁和底部形成热氧化层140，而湿氧氧化通入水和氧气的混合物作为氧化物使通孔130的侧壁和底部形成热氧化层140。
[0044]由于热氧化层140形成在硅衬底100，因此其成分为二氧化硅(Si02)。在氧化过程中，氧化速度随着温度的升高而加快，但是温度过高可能导致硅衬底100中含有的器件被破坏，温度太低又会影响氧化效率甚至无法实现氧化过程，因此温度范围控制在750摄氏度?1150摄氏度，具体温度可以选择为:750摄氏度、800摄氏度、900摄氏度、1000摄氏度、1100摄氏度或者1150摄氏度。由于通孔130的侧壁粗糙度在500埃?1500埃左右，为尽量使得扇贝状凸起被氧化，本实施例控制所生成的热氧化层140的厚度范围在500埃?1500埃，具体可以根据通孔130的侧壁粗糙度控制热氧化层140的厚度为500埃、600埃、700埃、800埃、900埃、1000埃、1200埃或者1500埃等。可根据温度、氧化物浓度和热氧化层140的厚度等因素具体调节热氧化时间。
[0045]本实施例所形成的热氧化层140中，扇贝状凸起所在位置的热氧化层140较厚。这是因为，扇贝状凸起的地方比表面积大，与氧气的接触面大，因此扇贝状凸起的氧化速度快。此外，扇贝状凸起曲率较大，使得扇贝状凸起具有较高的表面能(表面层原子比内部原子多出一部分能量)，因此扇贝状凸起与氧气反应更加容易和活跃，进一步加快了扇贝状凸起的氧化速度，最终使得在扇贝状凸起位置形成的热氧化层140较厚。
[0046]需要说明的是，在本发明的其他实施例中，可以仅在通孔的侧壁形成热氧化层，此时可以消除扇贝状凸起，实现通孔侧壁的光滑。
[0047]请参考图7，去除如图6所示的热氧化层140，得到通孔150a。
[0048]由于热氧化层140的成分为二氧化硅，二氧化硅的性质极其稳定，因此，本实施例采用腐蚀性极强的氢氟酸(未示出)清洗去除热氧化层140。清洗过程可在常温下进行，所述氢氟酸中氟化氢(HF)与水(H2O)的摩尔比范围可以在1:10?1:50，例如1:10、1:20、1:30、1:40或者1:50，清洗时间可以为5分钟?15分钟。
[0049]需要说明的是，本实施例仅利用一次热氧化层的形成和去除步骤来消除通孔侧壁的扇贝状凸起。但是，在本发明的其它实施例中，可以通过多次重复在通孔的侧壁形成热氧化层和去除热氧化层的步骤，以使得热氧化层的厚度大于或等于扇贝状凸起的厚度，并通过去除所述热氧化层使得通孔表面更加平坦光滑，进而更加有利用后续绝缘层均匀地覆盖在通孔表面。
[0050]在使用氢氟酸清洗去除热氧化层140之后，本实施例可以采用异丙醇清洗通孔150a，并进行干燥。采用异丙醇清洗通孔150a可以清除残留的氢氟酸，而进行干燥一方面可以去除异丙醇，防止异丙醇对硅通孔和硅衬底产生影响，另一方面可以加快相应的工艺步骤。
[0051]对比图7和图5可知，在经过了热氧化层140的生成和去除步骤之后，图5中的通孔130转变成了通孔150a，并且通孔150a的表面平坦光滑。由于图5中的通孔130表面具有扇贝状凸起，因此图5中的通孔130侧壁粗糙度通常在500埃?1500埃左右，而图7中的通孔150a在经过了热氧化层140的生成和去除步骤之后，其表面粗糙度通常在50埃以下。因此通孔150a有利用后续绝缘层的均匀沉积。
[0052]对比图7和图5还可以知道，在经过了热氧化层140的生成和去除步骤之后，图7中通孔150a的直径大于图5中通孔130的直径，使得后续导电材料的填充更加容易。
[0053]需要说明的是，通孔130底部存在的条痕状缺陷也可以通过上述热氧化层140的形成和去除步骤消除，具体的，热氧化层140会同时形成在通孔130的底部，亦即通孔130底部的条痕状缺陷也会被热氧化成热氧化层140的一部分，并且所述条痕状缺陷会随着热氧化层140的去除而被消除，从而使得形成的通孔150a的底部也变得光滑平坦。
[0054]请参考图8，在图7中通孔150a的侧壁和底部形成绝缘层160 (Insulat1nLayer)，绝缘层160覆盖在通孔150a的侧壁和底部，使通孔150a变成通孔150b。
[0055]绝缘层160用于电性隔绝硅衬底100和后续的填充于通孔150b中的导电材料。绝缘层160的材料可以为氮化物(例如氮化硅)或者氧化物，其厚度范围可以为1000埃到10000埃，以保证绝缘层起到良好的绝缘作用，同时又保证后续通孔的直径满足填充要求。本实施例中，绝缘层160的材料为氧化硅。形成绝缘层160的方法可以是常压化学气相沉积(AP-CVD)法、电浆辅助化学气相沉积(PE-CVD)法、低压化学气相沉积(LP-CVD)法或者炉管工艺法。本实施例采用常压化学气相沉积法形成绝缘层160，常压化学气相沉积法有较好的填充能力和较高的沉积效率，能够使得所形成的绝缘层160厚度均一且全面覆盖在通孔150a的底部和侧壁，此时通孔150a转化为通孔150b。
[0056]请参考图9，在所述绝缘层160表面形成扩散阻挡层170，扩散阻挡层170形成在通孔150b底部和侧壁，使通孔150b转化为通孔150c。
[0057]扩散阻挡层170用于防止后续填充于通孔150c中的导电材料扩散进入硅衬底100。本实施例扩散阻挡层170的材料可以为氮化钽、钽或者它们的组合，其厚度范围可以为500埃到3000埃，从而既保证能够起到足够的阻挡作用，又不至于影响其它结构。可以采用化学气相沉积法、物理气相沉积法或者原子层沉积法形成扩散阻挡层170。
[0058]需要说明的是，在后续填充的导电材料扩散能力不强的情况下，或者绝缘层160本身就有足够的防扩散能力的情况下，也可以不设置扩散阻挡层170。
[0059]请参考图10，形成导电材料180填充图9所示的通孔150c。导电材料180可以为铝(Al)、铜(Cu)、钨(W)或者钥(Mo)等。其中，铜具有优良导电率和良好的填充能力，本实施例采用铜作为导电材料180,并采用电镀铜(Copper Electroplating)工艺填充通孔150c。电镀铜不仅能够较好地填充通孔150c，而且填充的导电材料180不易出现空隙(void)。
[0060]本实施例经过上述步骤之后，还可以采用化学机械抛光移除多余的导电材料180，再对硅衬底100的背面进行化学机械抛光，使得硅衬底100减薄，直到暴露出导电材料180底部表面，并可以利用导电材料180将位于硅衬底100上的半导体器件和其它芯片上的半导体器件电学连接。
[0061]本实施例在硅通孔形成过程中，当形成如图5所示的通孔130之后，对通孔130进行了热氧化层140的生长和去除处理，消除了通孔130侧壁的扇贝状凸起，得到如图7所示表面平坦光滑的通孔150a，因此后续绝缘材料能够很好地沉积在如图7所示的通孔150a表面形成厚度均匀的绝缘层160，而硅通孔中的导电材料180能够较好地填充在如图9所示的通孔150c中，并且可以防止导电材料180与硅衬底100之间发生漏电，最终使得形成的硅通孔具有高击穿电压、无泄漏和无裂化(cracking)的绝缘性能，提高硅通孔芯片的有效率。
[0062]本实施例在硅通孔形成过程中，当形成如图5所示的通孔130之后，通孔130底部存在的条痕状缺陷，所述条痕状缺陷也会被热氧化成热氧化层140的一部分，并且所述条痕状缺陷会随着热氧化层140的去除而被消除，从而使得形成的通孔150a的底部也变得光滑平坦，因此后续绝缘材料能够更好地沉积在如图7所示的通孔150a的底部，进一步提高绝缘层160的绝缘性能，最终进一步提高硅通孔芯片的有效率。
[0063]此外，本实施例在形成硅通孔的过程中，对比图7和图5可知，在经过了热氧化层140的生成和去除步骤之后，图7中通孔150a的直径大于图5中通孔130的直径，使得导电材料180的填充更加容易。
[0064]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【权利要求】
1.一种硅通孔的形成方法，其特征在于，包括: 提供娃衬底； 采用深反应性离子蚀刻在所述硅衬底中形成通孔； 在所述通孔的侧壁形成热氧化层； 去除所述热氧化层； 在所述通孔的侧壁和底部形成绝缘层； 在所述绝缘层上形成导电材料以填充满所述通孔。
2.如权利要求1所述的形成方法，其特征在于，采用炉管工艺在所述通孔的侧壁和底部形成所述热氧化层。
3.如权利要求2所述的形成方法，其特征在于，所述炉管工艺为常压炉管工艺，所述炉管工艺采用干氧氧化或者湿氧氧化，温度范围包括750摄氏度?1150摄氏度，所述炉管工艺生成的热氧化层的厚度为500埃?1500埃。
4.如权利要求1所述的形成方法，其特征在于，采用氢氟酸清洗去除所述热氧化层。
5.如权利要求4所述的形成方法，其特征在于，所述氢氟酸中氟化氢与水的摩尔比为1:10?1:50，所述氢氟酸清洗时间为5分钟?15分钟。
6.如权利要求1所述的形成方法，其特征在于，所述形成方法还包括:在形成所述通孔之后且在形成所述绝缘层之前，重复一次或多次在所述通孔的侧壁形成所述热氧化层和去除所述热氧化层的步骤。
7.如权利要求1所述的形成方法，其特征在于，在去除所述热氧化层之后，还包括:采用异丙醇清洗所述通孔，并进行干燥。
8.如权利要求1所述的形成方法，其特征在于，采用化学气相沉积法在所述通孔的侧壁和底部沉积所述绝缘层。
9.如权利要求1所述的形成方法，其特征在于，在形成所述导电材料以填充满所述通孔之前，还包括:在所述绝缘层表面形成扩散阻挡层。
10.如权利要求9所述的形成方法，其特征在于，所述扩散阻挡层的材料为氮化钽、钽或者它们的组合。
11.如权利要求1所述的形成方法，其特征在于，所述导电材料为铜，采用电镀法形成所述导电材料。
12.如权利要求1所述的形成方法，其特征在于，在所述通孔的侧壁形成所述热氧化层时，所述热氧化层同时形成在所述通孔的底部；去除所述热氧化层包括:去除位于所述通孔的侧壁和底部的热氧化层。
【文档编号】H01L21/768GK104282619SQ201310277620
【公开日】2015年1月14日 申请日期:2013年7月3日 优先权日:2013年7月3日
【发明者】戚德奎, 张海芳, 陈晓军, 陈政, 李新 申请人:中芯国际集成电路制造(上海)有限公司