一种降低ldmos导通电阻并同时提高开状态崩溃电压的ldmos的制作方法
【专利摘要】本发明公开了一种横向双扩散金属氧化物半导体场效应晶体管，包括：半导体衬底，位于所述半导体衬底内的体区；位于所述半导体衬底内的漂移区；位于所述体区内与所述漂移区相隔开的源区和体引出区；位于所述漂移区内的场区和漏区；以及位于所述半导体衬底表面上部分覆盖所述体区、所述漂移区和所述场区的栅极；其中，所述场区和所述漏区之间具有一定距离。根据本发明制作的半导体器件，在保持原有漂移区尺寸不变的前提下，将漂移区靠近漏端的场区尺寸缩短，使原有全部为场区的漂移区，变为一段场区和一段有源区，以降低LDMOS导通电阻，同时提高开状态崩溃电压。
【专利说明】—种降低LDMOS导通电阻并同时提高开状态崩溃电压的LDMOS
【技术领域】
[0001]本发明涉及横向双扩散金属氧化物半导体场效应晶体管(Lateral DoubleDiffused MOSFET,LDMOS)【技术领域】，特别涉及一种降低导通电阻并同时提高开状态崩溃电压的LDMOS器件结构。
【背景技术】
[0002]随着半导体技术的不断发展，横向双扩散金属氧化物半导体场效应晶体管(LDMOS)器件由于其具有良好的短沟道特性而被广泛的应用于移动电话，尤其应用在蜂窝电话中。随着移动通信市场(尤其是蜂窝通信市场)的不断增加，LDMOS器件的制作工艺日益成熟。LDMOS作为一种功率开关器件，具有工作电压相对较高、工艺简易，易于同低压CMOS电路在工艺上兼容等特点，在工作时包括有“关态(off-state ) ”和“开态(on-state ) ”，与普通MOS器件相比，在漏极有一个轻掺杂注入区，被称为漂移区。由于其通常用于功率电路，需要获得较大的输出功率，因此必须能承受较高的电压。随着LDMOS的广泛应用功率集成电路，对LDMOS的器件性能要求也越来越高，LDMOS为获得较小的导通电阻，尽量将漂移区尺寸做小，由此导致开状态崩溃电压普遍较低。
[0003]如图1为根据现有技术制作的LDMOS器件的截面结构示意图。如图1所示，LDMOS器件包括衬底100，衬底内形成有源区，衬底内的阱101，位于衬底100和阱101表层交界处的场氧化层102，位于半导体衬底100内漂移区108，漂移区108上方的覆盖有漂移区场氧化层103，位于阱区101内的体引出区104，位于阱101内的源区105，位于漂移区108内的漏区106，位于衬底100上方的栅极结构107，在源区、漏区以及栅极上可以分别构图引出源极、漏极、以及栅极。栅极结构107可以部分的延伸至漂移区108的场氧化物层103上。在现有技术中，为了获得较小的导通电阻将漂移区的尺寸做小，在LDMOS工作在高压条件下时，漂移区中耗尽层向漏极扩展，极易扩展至漏区高浓度的引出端(如n+)，从而在高浓度引出端边界形成大电场，很容易发生由于大电场引发碰撞电离导致击穿，也即开状态下的崩溃电压较低。
[0004]因此，需要一种新型的LDMOS半导体器件，既能降低导通电阻，同时又能提高开状态崩溃电压。
【发明内容】
[0005]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0006]为了有效解决上述问题，本发明提出了一种横向双扩散金属氧化物半导体场效应晶体管，包括:半导体衬底，位于所述半导体衬底内的体区；位于所述半导体衬底内的漂移区；位于所述体区内与所述漂移区相隔开的源区和体引出区；位于所述漂移区内的场区和漏区；以及位于所述半导体衬底表面上部分覆盖所述体区、所述漂移区和所述场区的栅极；其中，所述场区和所述漏区之间具有一定距离。
[0007]优选地，所述场区和所述漏区之间形成有源区。
[0008]优选地，所述栅极位于所述源区和所述漏区之间。
[0009]优选地，所述场区为STI或者F0X。
[0010]优选地，所述源区和体引出区的掺杂类型相反。
[0011]优选地，所述体区与所述漂移区彼此隔离。
[0012]根据本发明的制备半导体器件，在保持原有漂移区尺寸不变的前提下，将漂移区靠近漏端的场区尺寸缩短，使原有全部为场区的漂移区，变为一段场区和一段有源区，以降低LDMOS导通电阻，同时提高开状态崩溃电压。
【专利附图】
【附图说明】
[0013]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
[0014]图1为根据现有技术制作的LDMOS器件的截面结构示意图；
[0015]图2为根据本发明的一个实施方式制作的LDMOS器件的截面结构示意图；
[0016]图3为LDMOS的开状态电流-栅源极电压的特性曲线；
[0017]图4为LDMOS的关态的击穿电压的特性曲线；
[0018]图5为LDMOS的开状态电流-源漏极电压的特性曲线。
【具体实施方式】
[0019]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0020]为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何改进制作半导体器件结构的工艺来解决现有技术中的问题。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0021]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0022]本文中。“上” “下” “左” “右”的方向型术语是相对于附图中LDMOS的方位来定义的(例如，左右方向是指LDMOS的沟道方向、其平行于衬底表面、上下方向垂直于衬底表面)。并且，应当理解到，这些方向性术语是相对概念，它们用于相对的描述和澄清，其可以根据LDMOS所放置的方位的变化而相应地发生变化。
[0023]为了解决现有技术中的问题，本发明提出了一种LDMOS半导体器件结构。参照图2，示出根据本发明一个方面的实施例的相关步骤的示意图。
[0024]下面结合附图2对本发明的【具体实施方式】做详细的说明。参照图2，示出根据本发明的一个实施方式制作的LDMOS器件的截面结构示意图。在该实施例中，横向双扩散金属氧化物半导体场效应晶体管为N型器件，以下结合图2对该实施例的LDMOS结构进行具体说明。
[0025]图2是LDMOS的剖面结构示意图。包括衬底200，衬底内的阱201，位于衬底200和阱201表层交界处的场氧化层203。
[0026]如图2所示，LDMOS形成于半导体衬底200上，半导体衬底200为硅衬底。在半导体衬底200内掺杂形成漂移区204和阱区201。
[0027]在本实施例中所述衬底为P型衬底，其具体的掺杂浓度不受本发明限制性的。半导体衬底具体的可以通过外延生长形成，也可以为晶圆衬底。
[0028]采用标准的阱注入工艺在半导体衬底中形成P阱201。可以通过高能量注入工艺形成P阱，也可以通过低能量注入，搭配高温热退火过程形成P阱。在阱中可以形成LDMOS器件的源区和体引出区。漂移区和P阱形成方式相似，可以通过高能量注入工艺形成，也可以通过低能量注入，搭配高温热退火过程形成。
[0029]在半导体衬底200上形成P阱201作为体区。优选实例中，体区的掺杂浓度范围可以为115原子/cm3?118原子/cm3，例如掺杂浓度设置为117原子/cm3。对于N沟道LDM0S，漂移区为N型掺杂。同时还在半导体衬底200中形成漂移区204，漂移区位于半导体衬底内，且位于源极和漏极之间，漂移区一般为轻掺杂区，漂移区的存在可提供LDMOS器件的击穿电压，同时减小源、漏极之间的寄生电容，对于N沟槽LDMOS，漂移区为N型掺杂，其掺杂浓度一般低于漏极的掺杂浓度，在优选实施例中，漂移区掺杂浓度范围可以为115原子/cm3?118原子/cm3。后续形成的漂移区场氧化层即是在漂移区上方形成的场区，所述场区为浅沟槽隔离结构(STI)。
[0030]在本发明的一【具体实施方式】中，在半导体衬底上形成有氮化娃层和氧化娃层，以具有漂移区的光刻胶层为掩膜，采用干法刻蚀依次刻蚀掉漂移区上方的氮化硅层和氧化硅层，以及硅层，以形成沟槽结构，去除具有漂移区图案的光刻胶层，采用氧化层淀积和磨平方式形成STI区208。
[0031 ] 采用浅沟槽隔离技术在半导体衬底200上形成隔离区氧化层203。半导体衬底200内形成有阱区201和漂移区204。
[0032]在本发明的一【具体实施方式】中，在半导体衬体200内注入形成阱区201和漂移区204，阱区201和漂移区204都可以通过高能量注入形成，也可以通过低能量注入，搭配高温热退火形成。阱区201作为体区，在体区内注入P+型杂质形成体引出区202，以及注入N+型杂质形成源区205。在漂移区内注入N+型杂质形成漏区206。源区205和漏区206的掺杂浓度可以相同，因此，二者可以同步地掺杂形成。在优选实施例中，源区205和漏区206的N型掺杂浓度范围可以为118原子/cm3?121原子/cm3，例如掺杂浓度设置为102°原子
/ 3
/cm ο
[0033]在所述半导体衬底200表面上形成覆盖所述体区201、漂移区204和所述场区208的栅极207。
[0034]最后在半导体衬底上沉积层间介质层(未示出)，并在层间介质层上形成相应的通孔，在所述相应通孔中引入金属可将栅极、源极、漏极和体引出区与相应的栅极G、源极S、漏极D和Bulk相连。
[0035]如图2为根据现有技术制作的LDMOS器件的截面结构示意图。如图2所示，LDMOS器件包括半导体衬底200，位于所述半导体衬底200内的体区，位于所述半导体衬底内的漂移区204，位于所述体区内与所述漂移区204相隔开的源区205和体引出区202 ;位于所述漂移区204内的场区208和漏区206 ;以及位于所述半导体衬底200表面上部分覆盖所述体区201、漂移区204和所述场区的栅极207 ;其中，所述场区208和所述漏区206之间具有一定距离；所述场区208和所述漏区206之间形成有源区209，所述栅极207位于所述源区205和所述场区208之间，所述场区208为STI (浅沟槽隔离结构)或者F0X，所述阱区201(体区)与所述漂移区204彼此隔离，位于衬底200和阱区201表层交界处的场氧化层203。在源区、漏区以及栅极上可以分别构图引出源极、漏极、以及栅极。栅极结构207可以部分的延伸至漂移区204的场氧化物层208上。
[0036]横向双扩散金属氧化物半导体场效应晶体管的实施方式以N型器件为例，现有技术为了获得较小的导通电阻，尽量将漂移区尺寸做小，由此导致on状态崩溃电压普遍较低。在传统的漂移区全部为场区的基础上，本发明提供了一种既能降低导通电阻，同时又能提高on状态崩溃电压的LDMOS半导体器件结构，如图2中所示，相比与图1所示的LDMOS的截面示意图，在保持原有漂移区尺寸不变的前提下，将漂移区靠近漏端的场区尺寸回缩，使原有全部为场区的漂移区，变为一段场区(场氧化层)208 (STI)和一段有源区(TO) 209。虚线部分由场区变为有源区后，使原漂移区靠近漏端的N型杂质总量增加，相当于获得了一个浓度渐变的N型漂移区204，从而使on状态崩溃电压提高。增加的N型杂质，使漂移区电阻降低，从而使导通电阻降低(Rdsm)。由于增加的N型杂质靠近漏端，对于off态时整个N型漂移区的耗尽影响较小，off态崩溃电压基本不变，甚至在获得渐变浓度的漂移区后，漂移区的电势及电场分布更为均匀，还可以获得更高的off态崩溃电压。本发明对于工艺制程部分没有增加任何难度，可以很好的与CM0S/LDM0S集成电路制造工艺兼容。
[0037]在本发明的一【具体实施方式】中，该有源区的引入增加了漂移区与漏端N+之间的N型杂质总量，相当于获得了一个浓度渐变的漂移区，从而在保持off状态崩溃电压不变的前提下，有效提高了 on状态崩溃电压，增加的N型杂质使漂移区电阻减小，从而降低了导通电阻。
[0038]横向双扩散金属氧化物半导体场效应晶体管的制造方法也以N型器件为例，包括以下步骤
[0039]步骤a:在P型衬底上采用标准的阱注入工艺，形成P阱；
[0040]步骤b:在P型衬体上注入N型杂质形成漂移区；
[0041]步骤c:采用标准的浅沟槽隔离工艺或热氧化生长工艺，定义器件的有源区，并在场区形成场氧化层；
[0042]步骤d:利用标准的多晶硅淀积和刻蚀工艺形成栅极；
[0043]步骤e:阱区内注入P+型杂质形成体引区，阱区及漂移区内注入N+杂质形成源、漏极；
[0044]沉积形成介质层、刻蚀接触孔、在接触孔中沉积金属层、刻蚀金属导线以及钝化等步骤均是本领域的技术人员熟知的技术手段在此就不详细赘述。
[0045]横向双扩散金属氧化物半导体场效应晶体管及其制造方法在保持原有漂移区尺寸不变的前提下，将漂移区靠近漏端的场区尺寸回缩，使原有全部为场区的漂移区，变为一段场区(STI或FOX)和一段有源区(T0)，使原漂移区靠近漏端的N型杂质总量增加，相当于获得了一个浓度渐变的N型漂移区204，从而使on状态崩溃电压提高。增加的N型杂质，使漂移区电阻降低，从而使导通电阻降低(Rdsm)。
[0046]图3为制作的LDMOS的开状态电流-栅源极电压的特性曲线，其中曲线301为图1所示实施例LDMOS的特性曲线，曲线302为图2所示实施例LDMOS的特性曲线。对比曲线301和曲线302，根据本发明制作的LDMOS与现有技术制作的LDMOS相比，根据本发明制作的LDMOS的导通电阻比现有技术制作的LDMOS的导通电阻小。
[0047]图4为制作的LDMOS的关态的击穿电压的特性曲线，其中曲线401为图1所示实施例LDMOS的特性曲线，曲线402为图2所示实施例LDMOS的特性曲线。对比曲线401和曲线402，根据本发明制作的LDMOS与现有技术制作的LDMOS相比，处于关态时两者的崩溃电压基本不变，在根据本发明制作的LDM0S，由于增加的N型杂质靠近漏端，对于off态时整个N型漂移区的耗尽影响较小，off态崩溃电压基本不变，甚至在获得渐变浓度的漂移区后，漂移区的电势及电场分布更为均匀，还可以获得更高的off态崩溃电压。
[0048]图5为LDMOS的开状态电流-源漏极电压的特性曲线，其中曲线501为图1所示实施例LDMOS的特性曲线，曲线502为图2所示实施例LDMOS的特性曲线。对比曲线501和曲线502，根据本发明制作的LDMOS与现有技术制作的LDMOS相比，本发明制作的LDMOS的Id开始快速上升的Vds大于根据现有技术制作的LDMOS的Ids开始快速上升的Vds的值，以曲线501a和502a为例来说明，对于曲线501a，当Vds到达30伏左右时，Id开始快速上升，表明漏区和漂移区交界处开始发生碰撞电离；对于曲线502a，当Vds到达37伏左右时，Id开始快速上升，表明漏区和漂移区交界处开始发生碰撞电离。因此，在开状态下的崩溃电压得到大大提高。调整图2所示实施例中场区208及有源区209的尺寸搭配，可以获得最优的器件性能。
[0049]以上所示实施方式仅是以NMOS为例，也可以应用在PM0S，本发明技术人员仅需做简单变形即可实现。
[0050]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。
【权利要求】
1.一种横向双扩散金属氧化物半导体场效应晶体管，包括: 半导体衬底， 位于所述半导体衬底内的体区； 位于所述半导体衬底内的漂移区； 位于所述体区内与所述漂移区相隔开的源区和体引出区； 位于所述漂移区内的场区和漏区； 以及位于所述半导体衬底表面上部分覆盖所述体区、所述漂移区和所述场区的栅极； 其中，所述场区和所述漏区之间具有一定距离。
2.如权利要求1所述的横向双扩散金属氧化物半导体场效应晶体管，其特征在于，所述场区和所述漏区之间形成有源区。
3.如权利要求1所述的横向双扩散金属氧化物半导体场效应晶体管，其特征在于，所述栅极位于所述源区和所述漏区之间。
4.如权利要求1所述的横向双扩散金属氧化物半导体场效应晶体管，其特征在于，所述场区为STI或者FOX。
5.如权利要求1所述的横向双扩散金属氧化物半导体场效应晶体管，其特征在于，所述源区和所述体引出区的掺杂类型相反。
6.如权利要求1所述的横向双扩散金属氧化物半导体场效应晶体管，其特征在于，所述体区与所述漂移区彼此隔离。
【文档编号】H01L29/78GK104377243SQ201310351199
【公开日】2015年2月25日 申请日期:2013年8月13日 优先权日:2013年8月13日
【发明者】韩广涛, 孙贵鹏, 黄枫 申请人:无锡华润上华半导体有限公司