半导体器件以及制作该半导体器件的方法
【专利摘要】本发明涉及半导体器件以及制作该半导体器件的方法。一种半导体器件包括在半导体本体的第一区域中的漂移区。所述漂移区包括第一导电类型的掺杂剂。至少邻近所述漂移区的边缘形成掺杂剂阻滞区。第二导电类型的掺杂剂被注入到所述半导体本体中。所述半导体本体被退火以形成体区，使得第二导电类型的掺杂剂以第一扩散速率被驱进所述半导体本体中。所述掺杂剂阻滞区阻止掺杂剂以第一扩散速率扩散到漂移区中。
【专利说明】半导体器件以及制作该半导体器件的方法
【技术领域】
[0001]本发明总体上涉及半导体器件和方法，并且在特定实施例中，涉及功率半导体器件以及制作该功率半导体器件的方法。
【背景技术】
[0002]半导体器件被用在许多应用中，包括计算机、移动电话以及大部分其它电子器件中。例如，晶体管可被用作开关器件以实现逻辑电路。在设计这样的晶体管的过程中的目标之一是使得单个器件小，快速并且节能。这些目标在移动应用中尤其重要，其中用户想要能够携带实现许多任务并且使用尽可能少的电池的器件。
[0003]一种类型的半导体器件是功率晶体管。功率晶体管被设计成能够承载相对大量的电流而不被损坏。这样的器件通常比用来实现处理器电路的逻辑晶体管大，但是能承受得住会损害较小器件的功率水平。例如，功率晶体管可被用来驱动例如DC马达的电气装置。
[0004]一种类型的功率晶体管是横向扩散金属氧化物半导体(LDMOS)晶体管。LDMOS晶体管可被用在许多应用中，例如在RF/微波功率放大器中，诸如用于需要高输出功率的基站。因此，LDMOS技术实际上是在高功率RF放大器中使用的用于从700MHz变动到3.8GHz的频率的主导器件技术。
【发明内容】
[0005]本发明提供了多个实施例和变型。在一个实施例中，一种半导体器件包括在半导体本体的第一区域中的漂移区。所述漂移区包括第一导电类型的掺杂剂。至少邻近所述漂移区的边缘形成掺杂剂阻滞区(retarding region)。第二导电类型的掺杂剂被注入到所述半导体本体中。所述半导体本体被退火以形成体区使得第二导电类型的掺杂剂以第一扩散速率被驱进所述半导体本体中。所述掺杂剂阻滞区阻止所述掺杂剂以第一扩散速率扩散到所述漂移区中。
[0006]另一个实施例提供一种功率晶体管器件。第一导电类型的源区被设置在半导体本体中并且第一导电类型的漏区被设置在半导体本体中并与所述源区间隔开。第一导电类型的漂移区被设置在所述源区和漏区之间的相邻所述漏区的半导体本体中。第二导电类型的沟道区被设置在所述漂移区和所述源区之间的相邻所述漂移区的半导体本体中。掺杂剂阻滞区被设置在所述漂移区和所述沟道区之间的半导体本体中。所述掺杂剂阻滞区被掺杂有例如碳、氮或者氟的材料。栅极至少部分地覆盖所述沟道区并且与其绝缘。
【专利附图】
【附图说明】
[0007]为了更完全地理解本发明及其优点，现在参照下面结合附图进行的描述，在附图中:
图1是本发明的实施例的功率晶体管的截面图；
图2是本发明的实施例的掺杂剂阻滞区的截面图； 图3-6示出本发明的第一实施例方法；并且 图7-10示出本发明的第二实施例方法。
【具体实施方式】
[0008]目前优选实施例的形成和使用在下面被详细地讨论。然而，应该领会到本发明提供可在很多种特定情境中具体实施的许多适用的发明构思。讨论的特定实施例仅仅说明了形成和使用本发明的特定方式，并且没有限制本发明的范围。
[0009]将关于在特定情境中的优选实施例，即LDMOS晶体管，来描述本发明。然而，本发明也可以被应用到出现类似问题的其它功率晶体管和半导体器件。
[0010]在一方面中，本发明提供一种用以施加选择性扩散阻滞剂的技术，所述选择性扩散阻滞剂能够阻挡掺杂剂扩散到应保持没有这种掺杂剂的区域中或者其周围。在一个实例中，如下面将被描述的，将阻止硼扩散到相邻的η型区域中。如将对本领域普通技术人员来说明显的，这里描述的构思也可被用在其它情况中。
[0011]图1示出第一实施例半导体器件。特别地，现在将在一个实例(即LDMOS晶体管)的情况下描述本发明。图1示出可实现本发明的构思的这种晶体管10的一部分。
[0012]所述半导体器件10被形成在半导体本体12中。这个区域可以是体半导体衬底或者是在衬底之上或者之内的层。例如，半导体本体12可以是单晶硅，例如，被形成为外延生长层。该区域12可以是η型或P型轻掺杂的，或者替代地可以是本征的。在示出的NMOS晶体管的实例中，在P+体硅区域11上形成P-掺杂的外延区域12。通常，提供相邻的P-和η-掺杂阱或者结，对于它们来说，一种类型的掺杂剂相互扩散到互补掺杂类型的区域中是不期望的。
[0013]多个掺杂区域形成在半导体本体12内。在操作中，在源区14和漏区16之间将形成电流路径。所述源区和漏区14和16被重掺杂，在这种情况下使用例如砷或者磷的η型掺杂剂。在其它实施例中，所有区域的掺杂浓度可被反过来。在典型的实施例中，所述源区和漏区的掺杂浓度是在大约I X IO20Cm-3和大约I X IO21CnT3之间。
[0014]可选的沉区(sinker region)28形成在半导体本体12中。如在图1中所示，所述沉区28位于远离所述漏区16的源极14的边缘处。在示出的实例中，所述沉区被重掺杂有P型掺杂剂。例如，所述沉区28可以具有在大约lX1017cm_3和大约lX1021cm_3之间的硼的掺杂浓度。
[0015]区域18形成在所述源区和漏区14和16之间并且被掺杂成相反导电类型。作为实例，区域18可被称作阱区或者体区，并且用作源区和漏区之间的沟道。在这种情况下，沟道区18被掺杂有P型掺杂剂，例如硼。所述沟道区通常被掺杂有例如在大约I X IO15CnT3和大约3X 1018cm_3之间的较低掺杂浓度。
[0016]栅极22覆在所述源区和漏区之间的沟道区18上面。所述栅极22通常是导电区域，例如掺杂的半导体(例如多晶硅)或者金属或者两者的组合。所述栅极22通过栅极绝缘层24与下面的半导体区电绝缘。该绝缘层24可以是氧化物(例如，二氧化硅)、氮化物(例如，氮化硅)、氮氧化物(例如，氮氧化硅)、或者“高k”电介质。
[0017]所述器件10也可包括屏蔽23，所述屏蔽例如从栅极电极22的顶部表面并且在所述漂移区20的至少一部分的上方延伸。所述屏蔽23与下面的结构绝缘并且可由任何导电材料制作，例如与栅极22相同的材料。
[0018]如在图1中所示，所述漏区包括延伸区或者漂移区20。所述区域20有时也被称作轻掺杂漏极或者LDD。使用与漏区16相同导电类型的掺杂剂、但是以较低掺杂浓度形成所述漂移区20。例如，所述漂移区20可以具有与在漏区16中相同的掺杂剂(例如砷或者磷)的在大约3X IO16CnT3和大约3X IO18CnT3之间的掺杂浓度。
[0019]在设计器件10的过程中，通过以明确限定的掺杂水平和掺杂梯度将P型(例如，硼)和η型(例如，砷，磷)掺杂剂放置到源极和漏极结以及晶体管本体18和晶体管漂移20中来调整晶体管特性。在1000°C时的本征硅中，硼、磷和砷的扩散率对于硼变化大约10_14cm2/s，并且对于磷和砷变化大约10_15cm2/s。如果存在例如填隙原子和空位的杂质来经历与掺杂剂种类之一的对传播，这些扩散率可被改变了几个数量级。例如，这些缺陷可在注入工艺期间产生。
[0020]在硼的情况下，所述缺陷将主要由填隙原子硅形成。对于砷，硅空位将充当主要的扩散增强剂。特别地，使用具有极大热预算的扩散工艺形成功率器件以便在微米范围上驱动硼或者产生P掺杂沉或横向扩散用以生成承受过多电场或者实现可靠性方面的特定强度的漂移区。例如，具有两个η掺杂结(例如，源极14和漏极16)的NMOS晶体管可被横向硼扩散以改善其热载流子稳定性。
[0021 ] 该技术中的一个问题是在硼的扩散与砷或者磷的扩散相互混合的情况下，禁止η掺杂的区域变成与硼原子的共掺杂是困难的。本发明的一个实施例提供了在硼的有意扩散期间避免η型结的无意共掺杂的技术。例如，在后注入热处理期间，可以调整或者甚至避免所述共扩散。
[0022]在一个实施例中，本发明通过将用于硼扩散的扩散阻滞剂施加到η掺杂区域或η掺杂区域的周围，或者施加到其中η型掺杂剂扩散但P型掺杂剂不扩散的区域来解决这些问题。该构思的实现被示出在图1中，其包括位于η掺杂的漂移区20和P掺杂的沟道区18之间的掺杂剂阻滞区26。这个附加区域可以是掺杂有例如碳或者氟的扩散阻滞材料的区域。当所述阻滞剂对填隙原子吸气时，以较高速率朝向这种结扩散的硼填隙原子对将被扩散阻滞剂停止。
[0023]在示出的实例中，区域26位于在P和η掺杂区域18和20之间的边界处。这个区域可以跨越所述边界或者在相邻区域的任一个中。阻滞区26可以具有在大约lX1018cm_3和大约I X IO21之间的掺杂剂浓度。
[0024]本发明的实施例的更一般性的视图在图2中示出。在这个实例中，硼掺杂的P型区域8与可被掺杂有砷或者磷的η型区域4相邻。这些区域形成在例如可以是单晶硅的半导体本体2中。阻滞区6是在区域4和8之间并且被掺杂有例如碳或者氟的扩散阻滞材料。如使用图1的特定实例所讨论的，η和P型区域4和8可以是LDMOS晶体管的漂移区20和沟道区18。在其它实施例中，所述区域可以是其它器件的各部分，例如用于逻辑、闪存和存储器(诸如，DRAM)的NMOS和PMOS晶体管。
[0025]现在将关于两个不同的实施例来描述本发明的实施例的实现。第一个实施例关于图3-6被示出并且第二个实施例关于图7-10被示出。两个实施例都说明了 LDMOS晶体管的一部分的形成。如此处讨论的，发明构思也可被用在其它情况中。
[0026]图3示出将被用作用于这个讨论的起点的部分制作的结构。在这个结构中已经形成栅极电极22和栅极绝缘区24。该图示出具有公共漏区的相同种类的晶体管对的一部分。漏极将形成在漂移区20的中心并且与两个栅极22都隔开。在一个实例中，最终结构将和图1的结构相似，具有相对于与衬底表面垂直并且穿过漏极16的线的镜像。
[0027]为了形成漂移区20，形成第一掩模32以覆盖所述器件的源区。所述掩模32可以是被图案化以暴露所需区域的任何光致抗蚀剂。如由参考数字34示出的，漂移掺杂剂，在这种情况下是砷，被实施到半导体本体12的暴露部分中。
[0028]图4示出用于形成掺杂剂阻滞区26的工艺。如在图中所示，掺杂剂阻滞材料36被注入到已经被掩模32暴露的半导体本体12的该部分中。所述掺杂剂阻滞材料可以是氟或碳或氮原子或者其它。在所示实例中使用碳。典型的注入剂量是大约3X IO14cnT2，例如，从大约I X IO13CnT2变动到高达大约lX1016cm_2。以这样的方式调整注入能量使得扩散阻滞剂变得位于应被保护而免受硼扩散影响的区域处或者位于该区域周围。例如，所述注入能量可以从大约30keV变动到大约800keV。注入角度可以基本上是0°或者以例如大约30-60°倾斜,或者是两者的组合。
[0029]可以在被保护而免受硼扩散影响的η型区域20的注入之前或之后进行扩散阻滞剂36的注入。在图4的实施例中，使用与η型掺杂剂相同的抗蚀剂掩模通过注入引入碳。所述扩散阻滞剂可通过注入被施加或者在硅外延或MOCVD或MOVPE期间被并入或者从气相被并入。
[0030]在NMOS晶体管中，扩散阻滞区26将被放置在被保护的η区域(例如，LDD区域20)中或周围，或者特别地被放置在在热处理中被保护而免受硼掺杂影响的η区域20和P区域18之间的区域26’中。在PMOS晶体管中，扩散阻滞剂也可被放置在例如沟道的η区域中。特别地，具有高度硼掺杂的结的PMOS晶体管可在上面描述的方法的帮助下，通过阻止硼扩散到所述沟道中来被减轻短沟道效应和卷曲(roll-off)。
[0031]现在参照图5，去除掩模32并且形成第二掩模38。所述掩模38覆盖器件的漏极侧并且暴露器件的源极侧。如在图5中所示的，例如硼40的P型掺杂剂可被注入到器件的源极侧中。注入角度可以基本上是0°或者以例如大约30-60°倾斜，或者是两者的组合。这个注入40将提供用以生成体区18的掺杂剂。
[0032]图6示出用来驱进所述掺杂剂的热退火。该驱进工艺将在栅极下形成横向硼掺杂梯度。硼扩散将在LDD区域20周围的富碳区26中被阻滞或者甚至被停止。在典型情况下，在从大约850°C变动到大约1050°C的温度将热退火执行从大约10分钟变动到大约120分钟的时间。
[0033]在该步骤中，半导体本体12被退火以形成体区18，使得P掺杂剂(例如，硼)以给定的扩散速率被驱进所述半导体本体12中。掺杂剂阻滞区26阻止掺杂剂以该相同的扩散速率扩散到漂移区20中。例如，掺杂剂阻滞区26可以使得掺杂剂以比该给定的扩散速率低至少一个数量级的扩散速率扩散到漂移区20中。在一个实例中，所述扩散被完全停止或者几乎完全停止。换句话说，所述掺杂剂阻滞区26阻止掺杂剂扩散到所述漂移区20中使得基本上没有P掺杂剂扩散到漂移区20中。
[0034]例如在形成源区和漏区14和16以及沉区28的情况下，图1的结构现在可被完成。这些区域是使用标准工艺形成的并且此处将不再被进一步描述。
[0035]现在将关于图7-10描述第二个方法实施例。虽然第一个实施例说明了用于掺杂剂阻滞剂的漏极侧注入工艺，本实施例将说明源极侧注入工艺。图7示出与图3相似的起点。如同前面，通过将砷注入到半导体本体12中形成所述漂移区20。再一次地，所述工艺将在邻近栅极22的漂移区20的边缘处形成相位滞后区26’。
[0036]现在参照图8,掺杂剂阻滞本质(dopant retarding internal)可形成在所述半导体本体12中。在所示实例中，在栅极到漏极的重叠区中执行深的/倾斜的碳注入以生成富碳区26。再一次地，至少在η掺杂区域20和P掺杂区域18之间的结处存在掺杂剂阻滞材料。对于该步骤，典型的注入剂量是大约4X 1014cm_2，例如从大约3 X IO13CnT2变动到高达大约I X IO1W2,典型的注入能量可从大约IOOkeV变动到大约1200keV，并且典型的注入角度可从大约10°变动到大约70°。
[0037]如在图9中所示，使用同样的掩模38注入P型掺杂剂。该工艺可相似于关于图5描述的工艺。如同前面，可在碳注入36之前或者之后执行硼注入40。
[0038]在图10中示出驱进工艺以在栅极下面形成横向硼掺杂梯度。因此，因为掺杂剂阻滞区26延伸到在区域18和20之间的结区域26’，所以图10的结构相似于图6的结构。在体区18周围的富碳区26中，硼扩散将被阻滞或者甚至停止。
[0039]虽然已经参照说明性实施例描述了本发明，但是该描述并不旨在以限制性的意义来解释。在参照该描述时，所述说明性实施例的各种修改和组合、以及本发明的其它实施例对于本领域技术人员将是明显的。因此，所附权利要求旨在包括任何这种修改或者实施例。
【权利要求】
1.一种功率晶体管器件，包括: 半导体本体； 第一导电类型的源区，其被设置在半导体本体中； 第一导电类型的漏区，其被设置在半导体本体中并且与所述源区隔开； 第一导电类型的漂移区，其被设置在所述源区和漏区之间邻近漏区的半导体本体中； 第二导电类型的沟道区，其被设置在所述漂移区和源区之间邻近漂移区的半导体本体中； 掺杂剂阻滞区，其被设置在所述漂移区和所述沟道区之间的半导体本体中，所述掺杂剂阻滞区被掺杂有从由碳、氮和氟构成的组中选择的材料；和栅极，其至少部分地覆在所述沟道区上并且与其绝缘。
2.权利要求1的功率晶体管器件，进一步包括: 在半导体本体中的沉区，使得所述沉区通过源区与所述沟道区隔开；以及屏蔽，其覆在所述栅极的至少一部分和所述漂移区的至少一部分上，但与所述栅极的所述至少一部分和所述漂移区的所述至少一部分电绝缘。
3.权利要求1的功率晶体管，其中所述掺杂剂阻滞区被掺杂有碳。
4.权利要求1的功率晶体管，其中所述掺杂剂阻滞区被掺杂有氟。
5.权利要求1的功率晶体管，其中所述掺杂剂阻滞区被掺杂有氮。·
6.权利要求1的功率晶体管，其中源区和漏区被掺杂有砷或者磷，其中所述沟道区被掺杂有硼，并且其中所述半导体本体包括单晶硅。
7.权利要求1的功率晶体管，其中掺杂剂阻滞区具有在大约IXlO18cnT3和大约I X IO21CnT3之间的掺杂剂浓度。
8.权利要求1的功率晶体管，其中功率晶体管器件包括横向扩散金属氧化物半导体(LDMOS)器件。
9.一种制作功率晶体管器件的方法，所述方法包括: 在半导体本体中形成第一导电类型的源区； 在半导体本体中形成与所述源区隔开的第一导电类型的漏区； 在半导体本体中形成在源区和漏区之间邻近所述漏区的第一导电类型的漂移区； 在半导体本体中形成在漂移区和源区之间邻近所述漂移区的第二导电类型的沟道区； 在漂移区和沟道区之间的半导体本体中形成掺杂剂阻滞区，所述掺杂剂阻滞区被掺杂有从由碳、氮和氟构成的组中选择的材料；以及 形成至少部分地覆在所述沟道区上并且与其绝缘的栅极。
10.一种制作半导体器件的方法，所述方法包括: 在半导体本体上形成栅极电极，所述栅极电极与所述半导体本体绝缘； 在半导体本体中形成漂移区，所述漂移区包括第一导电类型的掺杂剂； 至少邻近所述漂移区的边缘形成掺杂剂阻滞区； 将第二导电类型的掺杂剂注入到所述半导体本体中； 将所述半导体本体退火以形成在栅极电极的至少一部分下面延伸的体区，所述退火使得所述第二导电类型的掺杂剂以第一扩散速率被驱进所述半导体本体中，其中所述掺杂剂阻滞区阻止所述掺杂剂以第一扩散速率扩散到所述漂移区中；以及 在半导体本体中形成源区和漏区，所述源区通过所述体区与所述漂移区隔开并且所述漏区通过所述漂移区与所述体区隔开。
11.权利要求10的方法，进一步包括: 在半导体本体中形成沉区，使得所述沉区通过所述源区与所述体区的沟道部分隔开；以及 形成覆在所述栅极的至少一部分和漂移区的至少一部分上、但是与它们电绝缘的屏蔽。
12.权利要求10的方法，其中所述漂移区由通过掩模注入掺杂剂形成，所述掩模暴露栅极电极的第一边缘附近的区域，并且其中所述掺杂剂阻滞区由通过所述掩模注入掺杂剂阻滞材料形成。
13.权利要求12的方法，其中第二导电类型的掺杂剂被注入半导体本体的在栅极电极的第二边缘附近的区域，并且其中将半导体本体退火使得所述掺杂剂在所述栅极电极下面扩散直到所述漂移区。
14.权利要求10的方法，进一步包括: 形成第一掩模以暴露半导体 本体的邻近所述栅极电极的第一边缘的区域，其中所述漂移区形成在被暴露的区域中； 去除所述第一掩模；以及 在所述漂移区上形成第二掩模，所述第二掩模暴露半导体本体的邻近所述栅极电极的与第一边缘相对的第二边缘的区域，其中所述第二导电类型的掺杂剂和掺杂剂阻滞材料被注入在由所述第二掩模暴露的区域中。
15.权利要求14的方法，其中所述第二导电类型的掺杂剂在所述掺杂剂阻滞材料之前被注入。
16.权利要求14的方法，其中第二导电类型的掺杂剂在所述掺杂剂阻滞材料之后被注入。
17.权利要求10的方法，其中形成所述掺杂剂阻滞区包括注入碳，氟和/或氮。
18.权利要求10的方法，其中形成所述掺杂剂阻滞区包括以从大约IX IO13CnT2变动到高达大约I X IO16CnT2的剂量将掺杂剂阻滞材料注入。
19.权利要求10的方法，其中形成所述掺杂剂阻滞区包括以从大约30keV变动到大约800keV的能量将掺杂剂阻滞材料注入。
20.权利要求10的方法，其中形成所述掺杂剂阻滞区包括以从相对于半导体本体的上表面的大约30°变动到大约60°的角度将掺杂剂阻滞材料注入。
21.权利要求20的方法，其中形成所述掺杂剂阻滞区进一步包括以基本上垂直于半导体本体的上表面的角度将掺杂剂阻滞材料注入。
22.权利要求10的方法，其中所述掺杂剂阻滞区使得掺杂剂以第二扩散速率扩散到所述漂移区中，所述第二扩散速率比所述第一扩散速率低至少一个数量级。
23.权利要求22的方法，其中所述掺杂剂阻滞区阻止掺杂剂扩散到所述漂移区中，使得基本上没有第二导电类型的掺杂剂被扩散到所述漂移区中。
24.权利要求10的方法，其中注入第二导电类型的掺杂剂包括注入硼，并且其中当掺杂剂阻滞区用于对填隙原子吸气时，所述掺杂剂阻滞区使得朝向漂移区扩散的硼填隙原子对将被停止。
25.权利要求10的方法，其中形成掺杂剂阻滞区包括在硅外延期间并入掺杂剂阻滞材料。·
【文档编号】H01L21/265GK103594516SQ201310350697
【公开日】2014年2月19日 申请日期:2013年8月13日 优先权日:2012年8月13日
【发明者】A.比尔纳, H.布雷希 申请人:英飞凌科技股份有限公司