一种低功耗相变存储器结构的制备方法
【专利摘要】本发明涉及一种低功耗相变存储器结构的制备方法，在硅衬底上的第一电介质层内刻蚀填充圆柱形钨材料下电极；然后在第一电介质层上生长第二电介质层，并刻蚀形成纵向沟槽Ⅰ；在沟槽Ⅰ内生长导电薄膜层、第三电介质薄层和填满沟槽Ⅰ的第四电介质层；进而在填充体上生长第五电介质层，并刻蚀形成横向沟槽Ⅱ；在沟槽Ⅱ内生长相变材料层和第六电介质薄层；然后从沟槽Ⅱ底部垂直向下刻蚀直至第一电介质层，形成横向沟槽Ⅲ；在沟槽Ⅲ内生长填充第七电介质层；然后从填充体上垂直向下刻蚀直至第一电介质层，形成纵向的沟槽Ⅳ，并在沟槽Ⅳ内填充第八电介质层；继而在填充体上生长刻蚀两个横向金属条作为上电极；本方法具有降低器件的功耗、提升良率的特点。
【专利说明】一种低功耗相变存储器结构的制备方法
【技术领域】
[0001]本发明涉及一种低功耗相变存储器结构及其制备方法，属于半导体领域。
【背景技术】
[0002]相变存储器(PhaseChange Random Access Memory, PCRAM)技术是基于
S.R.0vshinsky在20世纪60年代末提出相变薄膜可以应用于相变存储介质的构想建立起来的。作为一种新兴的非易失性存储技术，相变存储器在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器都具有较大的优越性，已成为目前非挥发存储技术研究的焦点。其基本原理是利用电脉冲信号作用于器件单元上，使相变材料在非晶态与多晶态之间发生可逆相变，通过分辨非晶态时的高阻与多晶态时的低阻，可以实现信息的写入、擦除和读出操作。
[0003]随着半导体制造工艺的发展，器件的尺寸等比例缩小，相变存储器的优势越来越明显，然而随着器件尺寸的等比例缩小，其驱动电流也将等比例缩小，这难以满足相变存储器的存储功能的需求。为满足相变存储器的存储功能的需求，通常需要具有更高驱动电流能力的二极管，或者减小实现相变存储器存储功能所需的驱动电流。减小驱动电流的办法之一就是减小底部电极和相变层之间的接触面积。另外，在目前的相变存储器集成工艺中，其相变单元之间的隔离是采用干法刻蚀的工艺对相变材料刻蚀形成沟道式隔离的，而被蚀刻的相变材料的侧壁通常会出现表面损伤，小尺寸(相变材料线宽<120nm)以下，这种侧壁损伤会在器件操作时造成漏电，极大的降低器件的良率。
[0004]因而，如何在给定的工艺水平下进一步降低所需底电极与相变材料的接触区域，降低操作功耗，提升器件良率，实已成为本领域从业者亟待解决的技术问题。
【发明内容】
[0005]本发明的目的在于一种低功耗相变存储器结构及其制备方法，以减小相变存储器的底部电极和相变层的接触面积，降低器件的功耗，提升良率。
[0006]本发明是通过以下技术方案实现的:
[0007]—种低功耗相变存储器结构的制备方法，包括以下步骤:
[0008]( I)在半导体衬底上生长第一电介质层；
[0009](2)通过光刻和刻蚀的方法在第一电介质层内形成纵横均匀分布的圆柱孔，然后通过化学气相沉积工艺向圆柱孔内填充钨材料并覆盖于第一电介质层上，然后通过化学机械抛光去除孔外的钨材料，形成下电极；
[0010](3)在第一电介质层上生长第二电介质层,然后通过光刻和刻蚀工艺对第二电介质层进行刻蚀形成纵向的沟槽I，并使沟槽I的两个侧面分别位于所述第一电介质层上纵向相邻两排圆柱孔的中心线上，使下电极有一半的面积暴露于所述沟槽I的底面；
[0011](4)在第二电介质层及沟槽I形成的“倒几字”形结构上生长导电薄膜层；
[0012](5)在导电薄膜层上生长第三电介质薄层，作为所述导电薄膜层的保护层；[0013](6)在第三电介质薄层上生长第四电介质层并填满沟槽I，然后再通过化学机械抛光去除沟槽I外的材料直至与第二电介质层的上表面齐平；
[0014](7)在步骤(6)形成的整体结构上面生长第五电介质层，然后采用光刻和刻蚀的方法对第五层电介质层进行刻蚀，形成横向的沟槽II，并使导电薄膜层的上表面暴露于所述横向沟槽II的底部，沟槽II的两个侧面分别正对于所述第一电介质层上横向相邻两排圆柱孔的中心线；
[0015](8)在第五电介质层及沟槽II形成的“倒几字”形结构上生长相变材料层；
[0016](9)在相变材料层上生长第六电介质薄层，作为相变材料层的保护层；
[0017](10)通过光刻和刻蚀工艺，从位于沟槽II底部的第六电介质薄层开始，由上至下，垂直刻蚀第六电介质薄层、相变材料层、第四电介质层、第三电介质薄层、导电薄膜层及第二电介质层，直至暴露出第一电介质层，形成横向沟槽III ；
[0018](11)在沟槽III内生长第七电介质层，并将第七电介质填满沟槽III并完全覆盖于第六电介质层上，然后采用化学机械抛光方法去除沟槽III外的材料直至与第五电介质层的上表面齐平；
[0019](12)通过光刻和刻蚀的方法，从步骤(11)形成的填充体上表面开始，由上至下垂直刻蚀，底面暴露出第一电介质层，侧面暴露出所述第三电介质薄层，形成纵向的沟槽IV ；
[0020](13)在沟槽IV内生长第八电介质层，并使第八电介质层材料填满沟槽IV并完全覆盖于第五电介质层上，然后采用化学机械抛光方法去除沟槽IV外的材料直至与第五电介质层的上表面齐平；
[0021](14)在步骤(13)所述形成的整体结构上生长金属导电层，然后沿横向方向，通过光刻和干法刻蚀工艺去除多余的导电层，最终形成两个与相变材料层上表面相连的横向金属条，作为上电极。
[0022]其中，
[0023]步骤(I)中，所述第一电介质层的厚度为80_150nm ;所述第一电介质层的材料为Si02。
[0024]步骤(2)中，所述圆柱孔的直径为50?llOnm，所述圆柱孔的深度与第一电介质层的厚度相等，相邻两排圆柱孔的中心线之间的距离为40-100nm ;所述化学机械抛光的抛光液为酸性抛光液。
[0025]步骤(3)中，所述第二电介质层的厚度为50?150nm,所述第二电介质层是通过化学气相沉积工艺生长的SiO2。
[0026]步骤(3)中，所述形成沟槽I的刻蚀方法为干法刻蚀。
[0027]步骤(4)中，所述导电薄膜层的厚度为5?15nm，选自TiN、TiSiN和TiON，电导率为Ixio3Q-1Iir1?Ixio6Q-1Iir1;所述导电薄膜层可由化学气相沉积、物理气相沉积或原子层沉积工艺中的任意一种方法生长而成，生长温度小于400°C。
[0028]步骤(5)中，所述第三电介质薄层的材料选自SiN和SiON，厚度为7?15nm，采用化学气相沉积生长而成，生长温度小于400°C，主要起到对导电薄膜层进行保护的作用。
[0029]步骤(6 )中，所述第四电介质层的材料为SiO2 ;所述第四电介质层采用高密度等离子体化学气相淀积工艺(HDPCVD)生长而成，具有较好的填充能力；所述化学机械抛光使用碱性抛光液，第四电介质层材料的去除速率为70?120nm/min。[0030]步骤(7)中，所述第五电介质层的材料为SiO2，厚度为50~lOOnm，通过化学气相沉积工艺生长而成，生长温度小于400°C。
[0031]步骤(7)中，所述形成沟槽II的刻蚀方法为干法刻蚀。
[0032]步骤(8)中，所述相变材料层的厚度为10~20nm ;所述相变材料选自GexSbyTe(:1_x_y)、SixSbyTe(:1_x_y)、TixSbyTe(卜x_y)和 AlxSbyTe(1_x_y),其中 0 ≤ x〈l, 0 ≤ y<l,x+y ( I ；所述相变材料层可以采用化学气相沉积、物理气相沉积或原子层沉积工艺中的任意一种方法生长，沉积温度为20~50°C。
[0033]步骤(9)中，所述第六电介质薄层的材料选自SiN和SiON，其厚度为10~15nm，采用化学气相沉积方法生长，沉积温度小于250°C ;主要起到对相变材料层的保护作用。 [0034]步骤(10)中，在进行光刻曝光之前，先在所述第六电介质薄层上生长一层200-350nm厚的抗反射层，然后在抗反射层上凃上光刻胶；然后通过曝光形成横向的沟槽III的图形，再通过干法刻蚀工艺从上至下垂直刻蚀抗反射层、第六电介质薄层、相变材料层、第四电介质层、第三电介质薄层、导电薄膜层及第二电介质层，直至暴露出第一电介质层，形成横向的沟槽III ;刻蚀过程中，相变材料层和导电薄膜层由于有保护层保护，刻蚀中并不会产生损害。
[0035]步骤(11)中，所述第七电介质层的材料为SiO2 ;所述第七电介质层采用HARP(HighAspect Ratio Process)化学气相沉积工艺生长而成,其生长温度控制在300°C以下；所述化学机械抛光采用碱性抛光液，第七电介质层材料的去除速率为70~120nm/min。
[0036]步骤(12)中，在进行光刻曝光之前，先在所述第七电介质薄层上生长一层厚200~350nm的抗反射层，然后在抗反射层上凃上光刻胶；然后通过曝光形成纵向的沟槽IV的图形，再通过干法刻蚀工艺依次自上而下进行刻蚀，直至暴露出第一电介质层，形成纵向的沟槽IV ;刻蚀过程中，相变材料层和导电薄膜层由于有保护层保护，刻蚀中并不会产生损害。
[0037]步骤(13)中，所述第八电介质层的材料为SiO2 ;所述第八电介质层采用HARP(HighAspect Ratio Process)化学气相沉积工艺进行生长,生长温度控制在300°C以下；所述化学机械抛光米用碱性抛光液，第八电介质层材料的去除速率为70~120nm/min。
[0038]步骤(14)中，所述金属导电层的材料选自W、AlCu合金和Ag ;金属导电层的生长方法可以为化学气相沉积、物理气相沉积或原子层沉积，生长温度小于300°C。
[0039]本发明制备的相变存储器结构底部电极(导电薄膜层)和相变材料(相变材料层)都是以片状方式存在，底部电极和相变材料最终以薄片方式存在，由于底部电极与相变材料形成十字交叉，底部电极与相变的交叉接触方式，所以所述结构极大的减少接触面积小，从而降低驱动电流，减少了功耗。另外，所述结构在对相变材料和导电薄膜材料进行刻蚀前生长一层保护层对它们侧壁进行保护，避免刻蚀工艺对相变材料的表面损伤，提升器件良率。
【专利附图】
【附图说明】
[0040]图1半导体衬底、第一电介质层及上电极示意图；
[0041]图2第二电介质层和沟槽I示意图；
[0042]图3导电薄膜层和第三电介质薄层示意图；[0043]图4第四电介质层填充示意图(抛光前)；
[0044]图5第四电介质层填充不意图(抛光后)；
[0045]图6第五电介质层和沟槽II示意图；
[0046]图7相变材料层和第六电介质薄层示意图；
[0047]图8沟槽III示意图；
[0048]图9第七电介质层填充示意图(抛光前);
[0049]图10第七电介质层填充示意图(抛光后)；
[0050]图11沟槽IV示意图；
[0051]图12第八电介质层填充示意图(抛光前);
[0052]图13第八电介质层填充示意图(抛光后);
[0053]图14上电极示意图；
[0054]图15低功耗相变存储器结构电极结构解剖图；
[0055]附图标记:
[0056]100，半导体衬底；200，第一电介质层；201，下电极；300，第二电介质层；301，导电薄膜层；302，第三电介质薄层；303，第四电介质层；401，第五电介质层；402，相变材料层；403,第六电介质薄层；404，第七电介质层；405，第八电介质层；501，上电极。
【具体实施方式】
[0057]以下通过特定的具体实例说明本发明的技术方案。应理解，本发明提到的一个或多个方法步骤并不排斥在所述组合步骤前后还存在其他方法步骤或在这些明确提到的步骤之间还可以插入其他方法步骤；还应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。而且，除非另有说明，各方法步骤的编号仅为鉴别各方法步骤的便利工具，而非为限制各方法步骤的排列次序或限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容的情况下，当亦视为本发明可实施的范畴。
[0058]一种低功耗相变存储器结构，有以下制备方法制得:
[0059]步骤(I):如附图1所示，提供半导体衬底100，在衬底上生长第一电介质层200，通过光刻和刻蚀方法形成深度与第一电介质层厚度相等且纵横均匀分布的圆柱孔，然后通过化学气相沉积工艺向圆柱孔内填充钨材料，直至将钨材料覆盖于第一电介质层200，再通过化学机械抛光(使用酸性抛光液)去除圆柱孔外的钨材料，形成下电极201。其中，第一电介质层200的材料为SiO2，其厚度可以为100?150nm，所述圆柱孔直径可以为60?llOnm，相邻两排圆柱孔的中心线之间的距离为40?IOOnm ;本实施例中，第一电介质层200的厚度为120nm，圆柱孔的直径为70nm，相邻两排圆柱孔的中心线之间的距离为70nm ；
[0060]步骤(2):如附图2所示，在所述第一电介质层200上通过化学气相沉积工艺生长第二层电介质层300，然后通过光刻工艺形成纵向的沟槽I的图形，再通过干法刻蚀工艺对第二电介质层300进行刻蚀，形成纵向的沟槽I，并使沟槽I的两个侧面分别位于纵向相邻两排圆柱孔的中心线上，使下电极201有一半的面积暴露于所述沟槽I的底面；所述第二电介质层300的材料为SiO2，其厚度可以为50?IOOnm ;本实施例中，第二电介质层300的厚度为70nm ；
[0061]步骤(3):如附图3所示，在所述第二电介质层300及沟槽I形成的倒几字”形结构上生长导电薄膜层301，然后在所述导电薄膜层301上生长第三电介质薄层302并覆盖于导电薄膜层301上，作为导电薄膜层301的保护层。所述导电薄膜层301的电导率为IXIO3Q-Vi ~ I X IO6 Q-1HT1,其可为TiN、TiSiN或TiON中的任意一种。导电薄膜层301可以化学气相沉积、物理气相沉积和原子层沉积工艺中的任意一种方法生长，生长温度小于400°C ;所述导电薄膜层301的厚度为7~15nm ;所述第三电介质薄层302采用化学气相沉积法生长而成，其材料可以为SiN或SiON，其主要对导电薄膜层301进行保护，其厚度为10~15nm ;本实施例中导电薄膜层301的厚度为10nm，第三电介质薄层302的厚度为12nm ；
[0062]步骤(4):如图4和图5所示，在所述第三电介质薄层302上生长第四电介质层303填满所述沟槽I，然后再通过化学机械抛光去除沟槽I外的材料直至与第二电介质层300的上表面齐平。所述第四电介质层303的材料为SiO2，其是采用高密度等离子体化学气相淀积工艺(HDPCVD)进行生长的，有着较好的填充能力。所述化学机械抛光要求采用碱性抛光液，其第四电介质层303材料的去除速率为70~120nm/min。
[0063]步骤(5):如图6所示，在步骤(4)形成的整体结构上面生长第五电介质层401，然后通过光刻工艺形成横向的沟槽图形，然后采用干法刻蚀工艺对第五电介质层401进行刻蚀，形成横向的沟槽II，并使导电薄膜层301的上表面暴露于所述沟槽II的底部，沟槽II的两个侧面分别正对于横向相邻两排圆柱孔的中心线。所述第五电介质层401的材料为SiO2,其是通过化学气相沉积工艺生长，生长温度小于400°C，其厚度可以为50~IOOnm ;本实施例中，第五电介质层401的厚度为80nm。
[0064]步骤(6):如图7所示，在第五电介质层及沟槽II形成的“倒几字”形结构上生长相变材料层402,然后在相变材料层402上生长一层较薄的第六电介质薄层403并覆盖于相变材料层40 2上，作为相变材料层402的保护层。所述相变材料可以为 GexSbyTe(1_x_y)，SixSbyTe(1_x_y)，TixSbyTe(1_x_y)或 AlxSbyTe(1_x_y)中的任意一种，其中0^x<l, 0^y<l,x+y^ I ;所述 相变材料层402可以化学气相沉积、物理气相沉积或原子层沉积工艺中的任意一种方法生长，厚度为10~20nm ;所述第六电介质薄层403的材料可以为SiN或SiON，可以用化学气相沉积方法生长，沉积温度小于250°C ;其主要作用对相变材料层402进行保护，其厚度可以为10~15nm ;本实施例中，所述相变材料为Gea22Sba22Tea56(即Ge2Sb2Te5),所述相变材料层402由物理气相沉积工艺生长而成，沉积温度25°C，厚度为12nm ;第六电介质薄层403的材料为SiN,厚度为13nm。
[0065]步骤(7):如图8所示,在所述第六电介质薄层403上生长200_350nm的抗反射层，然后在抗反射层上涂光刻胶，通过曝光形成沟槽图形，然后通过干法刻蚀工艺，从沟槽II底部开始，垂直对抗反射层、第六电介质薄层403的底部、相变材料层402、第四电介质层303、第三电介质薄层302、导电薄膜层301及第二电介质层300进行刻蚀，直至暴露出第一电介质层200，最终形成横向沟槽III，沟槽III的两侧面分别与所述第六电介质层403的两个侧面的外表面齐平；刻蚀过程中，相变材料层402被第六电介质层403保护，不被刻蚀；并将相变材料402和导电材料301进行隔离，刻蚀后，去除所述光刻胶层以及底部抗反射层。本例实施中，抗反射层的厚度为300nm，生长温度小于200°C。
[0066]步骤(8):如图9和图10所示，在所述横向沟槽III内生长第七电介质层404对沟槽III进行填充并覆盖于第六电介质层403上，然后采用化学机械抛光方法去除沟槽外的材料，直至与第五电介质层401的上表面齐平。本例实施中，所述第七电介质层404的材料为SiO2,其是采用HARP (High Aspect Ratio Process)化学气相沉积工艺进行生长,其生长温度控制在300°C以下。所述化学机械抛光的抛光液为碱性，其pH为9?11，第七电介质层403材料的去除速率为70?120nm/min。
[0067]步骤(9):如图11所示，于步骤(8)形成的填充体上生长一层厚200?350nm的抗反射层，从上到下，然后在抗反射层涂上光刻胶，通过曝光形成纵向沟槽图形，再采用干法刻蚀工艺，依次自上而下垂直对相应材料进行刻蚀(如图10)，直至暴露出第一电介质层200，最终形成纵向沟槽IV，沟槽IV的两侧面分别与所述第三电介质薄层302的两个侧面的外表面齐平，刻蚀后，去除所述光刻胶层和剩余的底部抗反射层；刻蚀过程中，导电材料层301由于有第三电介质薄层302的保护不被损伤；并将相变材料层402和导电材料层301进行隔离。于本例实施中，抗反射层的厚度为300nm，生长温度小于200°C。在所述刻蚀工艺中，虽然沿着横方向相变材料层402并没有类似于纵向的保护层第六电介质薄层403，刻蚀后可能会产生少许的表面损伤，但是由于横向的长度是纵向厚度的3?5倍，因此刻蚀对其造成的表面损伤可以忽略。
[0068]步骤(10):如图12和图13所示，在所述纵向沟槽IV内生长第八电介质层405对沟槽进行填充并覆盖于第五电介质401上(图12)，然后采用化学机械抛光方法去除横向沟槽外的材料，直至与第五电介质层401的上表面齐平(图13)。本例实施中，第八电介质层405的材料为SiO2,米用HARP (High Aspect Ratio Process)化学气相沉积工艺进行生长,其生长温度控制在300°C以下。所述化学机械抛光的抛光液为碱性，其pH为9?11，第八电介质层405材料的去除速率为70?120nm/min。
[0069]步骤11)，如图14所示，在步骤(10)所述形成的整体结构上面生长金属导电层，然后沿纵向方向，然后通过光刻形成图形，再利用干法刻蚀工艺去除多余的金属层，最终形成两个与相变材料层402上表面相连的横向金属条,作为上电极501 (图15)。所述金属导电层材料可以为TiN，W，AlCu或Ag中的任意一种，其生长温度小于300°C ;本实施例中，所述金属导电层的材料为W。
[0070]本发明的实施例所提供相变存储器底部电极(导电薄膜层)和相变材料(相变材料层)都是以片状方式存在，底部电极和相变材料最终以薄片方式存在，由于底部电极与相变材料形成十字交叉，底部电极与相变的交叉接触方式，所以所述结构极大的减少接触面积小，从而降低驱动电流，减少了功耗。另外，所述结构在对相变材料和导电薄膜材料进行刻蚀前生长一层保护层对它们侧壁进行保护，避免刻蚀工艺对相变材料的表面损伤，提升器件良率。
【权利要求】
1.一种低功耗相变存储器结构的制备方法，包括以下步骤: (1)在半导体衬底上生长第一电介质层； (2)通过光刻和刻蚀的方法在第一电介质层内形成纵横均匀分布的圆柱孔，然后通过化学气相沉积工艺向圆柱孔内填充钨材料并覆盖于第一电介质层上，然后通过化学机械抛光去除孔外的钨材料，形成下电极； (3)在第一电介质层上生长第二电介质层,然后通过光刻和刻蚀工艺对第二电介质层进行刻蚀形成纵向的沟槽I，并使沟槽I的两个侧面分别位于所述第一电介质层上纵向相邻两排圆柱孔的中心线上，使下电极有一半的面积暴露于所述沟槽I的底面； (4)在第二电介质层及沟槽I形成的“倒几字”形结构上生长导电薄膜层； (5)在导电薄膜层上生长第三电介质薄层，作为所述导电薄膜层的保护层； (6)在第三电介质薄层上生长第四电介质层并填满沟槽I，然后再通过化学机械抛光去除沟槽I外的材料直至与第二电介质层的上表面齐平； (7)在步骤(6)形成的整体结构上面生长第五电介质层，然后采用光刻和刻蚀的方法对第五层电介质层进行刻蚀，形成横向的沟槽II，并使导电薄膜层的上表面暴露于所述横向沟槽II的底部，沟槽II的两个侧面分别正对于所述第一电介质层上横向相邻两排圆柱孔的中心线； (8)在第五电介质层及沟槽II形成的“倒几字”形结构上生长相变材料层； (9)在相变材料层上生长第六电介质薄层，作为相变材料层的保护层； (10)通过光刻和刻蚀工艺，从位于沟槽II底部的第六电介质薄层开始，由上至下，垂直刻蚀第六电介质薄层、相变材料层、第四电介质层、第三电介质薄层、导电薄膜层及第二电介质层，直至暴露出第一电介质层，形成横向沟槽III ； (11)在沟槽III内生长第七电介质层，并将第七电介质填满沟槽III并完全覆盖于第六电介质层上，然后采用化学机械抛光方法去除沟槽III外的材料直至与第五电介质层的上表面齐平； (12)通过光刻和刻蚀的方法，从步骤(11)形成的填充体上表面开始，由上至下垂直刻蚀，底面暴露出第一电介质层，侧面暴露出所述第三电介质薄层，形成纵向的沟槽IV ； (13)在沟槽IV内生长第八电介质层，并使第八电介质层材料填满沟槽IV并完全覆盖于第五电介质层上，然后采用化学机械抛光方法去除沟槽IV外的材料直至与第五电介质层的上表面齐平； (14)在步骤(13)所述形成的整体结构上生长金属导电层，然后沿横向方向，通过光刻和干法刻蚀工艺去除多余的导电层，最终形成两个与相变材料层上表面相连的横向金属条，作为上电极。
2.如权利要求1所述的制备方法，其特征在于，步骤(1)中，所述第一电介质层的厚度为80-150nm ;所述第一电介质层的材料为Si02。
3.如权利要求1所述的制备方法，其特征在于，步骤(2)中，所述圆柱孔的直径为50~llOnm，所述圆柱孔的深度与第一电介质层的厚度相等，相邻两排圆柱孔的中心线之间的距离为40-100nm ;所述化学机械抛光的抛光液为酸性抛光液。
4.如权利要求1所述的制备方法，其特征在于，步骤(3)中，所述第二电介质层的厚度为50~150nm，所述第二电介质层是通过化学气相沉积工艺生长的SiO2 ;所述形成沟槽I的刻蚀方法为干法刻蚀。
5.如权利要求1所述的制备方法，其特征在于，步骤(4)中，所述导电薄膜层的厚度为5~15nm,选自TiN, TiSiN和TiON,电导率为IXlO3Q V1 -1XlO6Q V1 ;所述导电薄膜层由化学气相沉积、物理气相沉积或原子层沉积工艺中的任意一种方法生长而成，生长温度小于400°C。
6.如权利要求1所述的制备方法，其特征在于，步骤(5)中，所述第三电介质薄层的材料选自SiN和SiON，厚度为7~15nm，采用化学气相沉积生长而成，生长温度小于400°C，主要起到对导电薄膜层进行保护的作用。
7.如权利要求1所述的制备方法，其特征在于，步骤(6)中，所述第四电介质层的材料为SiO2 ;所述第四电介质层采用高密度等离子体化学气相淀积工艺生长而成；所述化学机械抛光使用碱性抛光液，第四电介质层材料的去除速率为70~120nm/min。
8.如权利要求1所述的制备方法，其特征在于，步骤(7)中，所述第五电介质层的材料为SiO2,厚度为50~lOOnm，通过化学气相沉积工艺生长而成，生长温度小于400°C;所述形成沟槽II的刻蚀方法为干法刻蚀。
9.如权利要求1所述的制备方法，其特征在于，步骤(8)中，所述相变材料层的厚度为10 ~20nm ;所述相变材料选自 GexSbyTe(1_x_y)、SixSbyTe(1_x_y)、TixSbyTe(1_x_y)和 AlxSbyTe(1_x_y)，其中0 < x〈l,0 < y<l,x+y ( I ;所述相变材料层采用化学气相沉积、物理气相沉积或原子层沉积工艺中的任意一种方法生长。
10.如权利要求1所述的制备方法，其特征在于，步骤(9)中，所述第六电介质薄层的材料选自SiN和SiON，其厚度为10~15nm，采用化学气相沉积方法生长，沉积温度小于250。。。
11.如权利要求1所述的制备方法，其特征在于，步骤(10)中，在进行光刻曝光之前，先在所述第六电介质薄层上生长一层200-350nm厚的抗反射层，然后在抗反射层上凃上光刻胶；然后通过曝光形成横向的沟槽III的图形，再通过干法刻蚀工艺从上至下垂直刻蚀抗反射层、第六电介质薄层、相变材料层、第四电介质层、第三电介质薄层、导电薄膜层及第二电介质层，直至暴露出第一电介质层，形成横向的沟槽III。
12.如权利要求1所述的制备方法，其特征在于，步骤(11)中，所述第七电介质层的材料为SiO2 ;所述第七电介质层采用HARP化学气相沉积工艺生长而成，其生长温度控制在300°C以下；所述化学机械抛光采用碱性抛光液，第七电介质层材料的去除速率为70~120nm/mino
13.如权利要求1所述的制备方法，其特征在于，步骤(12)中，在进行光刻曝光之前，先在所述第七电介质薄层上生长一层厚200~350nm的抗反射层，然后在抗反射层上凃上光刻胶；然后通过曝光形成纵向的沟槽IV的图形，再通过干法刻蚀工艺依次自上而下进行刻蚀，直至暴露出第一电介质层，形成纵向的沟槽IV。
14.如权利要求1所述的制备方法，其特征在于，步骤(13)中，所述第八电介质层的材料为SiO2 ;所述第八电介质层采用HARP化学气相沉积工艺进行生长，生长温度控制在3000C以下；所述化学机械抛光采用碱性抛光液，第八电介质层材料的去除速率为70~120nm/mino
15.如权利要求1所述的制备方法，其特征在于，步骤(14)中，所述金属导电层的材料选自W、AlCu合金和Ag ;金属导电层的生长方法为化学气相沉积、物理气相沉积或原子层沉积，生长温度小于300°C。
16.如权利要求1-15任一所述的 制备方法制得的相变存储器结构。
【文档编号】H01L45/00GK103618045SQ201310415207
【公开日】2014年3月5日 申请日期:2013年9月12日 优先权日:2013年9月12日
【发明者】何敖东, 宋志棠, 刘波, 王良咏, 刘卫丽 申请人:上海新安纳电子科技有限公司, 中国科学院上海微系统与信息技术研究所