监测寄生电容的结构的制作方法
【专利摘要】本发明提出一种监测寄生电容的结构，在监测寄生电容的结构中在所述介质层上形成半导体器件，所述半导体器件包括栅介质层、栅极、侧墙以及内连线，所述侧墙隔离所述栅极和内连线，由于所述半导体器件形成于所述介质层上，从而能够准确的监测出所述栅极和内连线之间的寄生电容，进而能够避免寄生电容过大影响半导体器件的性能。
【专利说明】监测寄生电容的结构
【技术领域】
[0001]本发明涉及半导体制造领域，尤其涉及一种监测寄生电容的结构。
【背景技术】
[0002]在半导体器件制造的过程中，本领域技术人员通常会对半导体器件进行相关的性能测试，例如监测半导体器件中栅极与连接线、栅极与内连线之间的寄生电容等，以确保生产出的半导体器件符合工艺要求。若半导体器件中寄生电容过大，则会造成半导体器件的反应速度较低，应对相应的工艺进行优化。
[0003]请参考图1，半导体器件包括:半导体衬底10 ;形成于半导体衬底10内的浅沟槽隔离结构20 ;依次形成于所述半导体衬底10表面的栅介质层31和栅极32 ;形成于所述栅介质层31和栅极32两侧壁的侧墙33 ;形成于所述半导体衬底10内并位于所述侧墙33两侧的源/漏极40 ;形成于所述侧墙两侧表面并位于浅沟槽隔离结构20和半导体衬底10表面的内连线50 ;以及形成于所述内连线50以及栅极32表面的连接线60。
[0004]传统工艺中半导体器件并没有形成内连线50，然而随着半导体器件尺寸的持续缩小，为了能够提高单位面积内半导体器件的密度则需要增加一定的内连线50。内连线50的增加，能够提高单位面积内半导体器件的密度，同时也会造成半导体器件内寄生电容的增力口。例如，内连线50和栅极32之间形成的寄生电容。
[0005]然而，由于传统工艺中的半导体器件中没有内连线50的存在，也不存在对内连线50和栅极32之间寄生电容进行监测的结构，因此如何监测内连线50和栅极32之间形成的寄生电容，避免寄生电容过大影响半导体器件的性能，便成为本领域技术人员急需解决的技术问题。
【发明内容】
[0006]本发明的目的在于提供一种监测寄生电容的结构，能够准确的监测出栅极和内连线之间的寄生电容。
[0007]为了实现上述目的，本发明提出一种监测寄生电容的结构，包括:
[0008]介质层；
[0009]形成于所述介质层上的半导体器件；其中，所述半导体器件包括依次形成于所述介质层表面的栅介质层和栅极，形成于所述栅介质层和栅极两侧的侧墙，形成于所述侧墙两侧面并位于所述介质层表面的内连线；
[0010]以及形成于所述内连线以及栅极表面的连接线。
[0011]进一步的，所述监测寄生电容的结构还包括半导体衬底，所述介质层形成在所述半导体衬底内。
[0012]进一步的，所述介质层的材质为氧化硅。
[0013]进一步的，所述半导体衬底的材质为硅。
[0014]进一步的，所述半导体器件的个数大于等于I。
[0015]进一步的，所述栅介质层的材质为二氧化硅。
[0016]进一步的，所述栅极的材质为多晶硅。
[0017]进一步的，所述侧墙的材质为氮化硅或二氧化硅。
[0018]进一步的，所述监测寄生电容的结构还包括形成于所述连接线上的金属线，所述金属线与所述连接线相连。
[0019]进一步的，所述金属线的材质为铜。
[0020]与现有技术相比，本发明的有益效果主要体现在:在监测寄生电容的结构中在所述介质层上形成半导体器件，所述半导体器件包括栅介质层、栅极、侧墙以及内连线，所述侧墙隔离所述栅极和内连线，由于所述半导体器件形成于所述介质层上，从而能够准确的监测出所述栅极和内连线之间的寄生电容，进而能够避免寄生电容过大影响半导体器件的性能。
【专利附图】
【附图说明】
[0021]图1为半导体器件的结构示意图；
[0022]图2为本发明一实施例中监测寄生电容的结构的主视图；
[0023]图3为本发明一实施例中监测寄生电容的结构剖面示意图。
【具体实施方式】
[0024]下面将结合示意图对本发明的监测寄生电容的结构进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
[0025]为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0026]在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0027]请参考图2和图3，在本实施例中，提出一种监测寄生电容的结构，包括:
[0028]半导体衬底100和介质层200 ;所述介质层200形成于半导体衬底100内，所述半导体衬底100的材质可以为单晶硅、多晶硅或绝缘体上硅；所述介质层200的材质为氧化硅，即为业界公知的浅沟槽隔离结构(STI)，可以采取化学气相沉积方式形成；
[0029]形成于所述介质层200上的半导体器件800 ;其中，所述半导体器件800包括依次形成于所述介质层200表面的栅介质层310和栅极320，形成于所述栅介质层310和栅极320两侧的侧墙330，形成于所述侧墙330的两侧面并位于所述介质层200表面的内连线500 ；
[0030]所述半导体器件800的个数大于等于I，所述半导体器件800的个数越多，越能准确的监测出寄生电容的值，具体个数可以根据不同工艺进行选择；所述栅介质层310的材质为二氧化硅，所述栅极320的材质为多晶硅；所述侧墙320的材质可以为氮化硅或二氧化硅，也可以为两者的组合；所述内连线500的材质为多晶硅；将所述半导体器件800形成在所述介质层200的表面是为了避免形成在同样为导体的半导体衬底100的表面导致测量出的栅极320和内连线500之间的寄生电容不准确，同时，由于所述介质层200中不用形成源/漏极，也能够避免源/漏极对栅极320和内连线500之间的寄生电容监测的影响；
[0031]以及形成于所述内连线500以及栅极320表面的连接线600 ；
[0032]其中，在形成连接线600之后，在所述连接线上形成金属线700，所述金属线700与所述连接线600相连，便于后续对所述监测寄生电容的结构进行监测，其中所述金属线700的材质为铜。
[0033]在对监测寄生电容的结构进行监测漏电流或结电容时，监测方法属于本领域技术中的公知常识，本领域技术人员应知晓，因此，在此不再赘述监测方法。
[0034]综上，在本发明实施例提供的监测寄生电容的结构中，在监测寄生电容的结构中所述半导体衬底上形成栅极单元，栅极单元与半导体器件的栅极结构相同，使监测寄生电容的结构域半导体器件结构类似，从而能够准确的监测出栅极、浅掺杂区以及源/漏极对接合处漏电流以及结电容的影响。
[0035]上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属【技术领域】的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
【权利要求】
1.一种监测寄生电容的结构,包括: 介质层； 形成于所述介质层上的半导体器件；其中，所述半导体器件包括依次形成于所述介质层表面的栅介质层和栅极，形成于所述栅介质层和栅极两侧的侧墙，形成于所述侧墙两侧面并位于所述介质层表面的内连线；以及形成于所述内连线以及栅极表面的连接线。
2.如权利要求1所述的监测寄生电容的结构，其特征在于，所述监测寄生电容的结构还包括半导体衬底，所述介质层形成在所述半导体衬底内。
3.如权利要求2所述的监测寄生电容的结构，其特征在于，所述介质层的材质为氧化硅。
4.如权利要求3所述的监测寄生电容的结构，其特征在于，所述半导体衬底的材质为硅。
5.如权利要求1所述的监测寄生电容的结构，其特征在于，所述半导体器件的个数大于等于1。
6.如权利要求1所述的监测寄生电容的结构，其特征在于，所述栅介质层的材质为二氧化硅。
7.如权利要求1所述的监测寄生电容的结构，其特征在于，所述栅极的材质为多晶硅。
8.如权利要求1所述的监测寄生电容的结构，其特征在于，所述内连线的材质为多晶硅。
9.如权利要求1所述的监测寄生电容的结构，其特征在于，所述侧墙的材质为氮化硅或二氧化硅。
10.如权利要求1所述的监测寄生电容的结构，其特征在于，所述监测寄生电容的结构还包括形成于所述连接线上的金属线，所述金属线与所述连接线相连。
11.如权利要求10所述的监测寄生电容的结构，其特征在于，所述金属线的材质为铜。
【文档编号】H01L21/66GK104465432SQ201310438663
【公开日】2015年3月25日 申请日期:2013年9月23日 优先权日:2013年9月23日
【发明者】余达强 申请人:中芯国际集成电路制造(上海)有限公司