光电二极管栅极介电保护层的制作方法

光电二极管栅极介电保护层的制作方法
【专利摘要】本发明涉及一种有源像素传感器及其相关的形成方法，其中，有源像素传感器具有在制造过程中降低对下面的栅极介电层的损害的栅极介电保护层。在一些实施例中，有源像素传感器具有设置在半导体衬底内的光电检测器。具有第一栅极结构的转移晶体管位于设置在半导体衬底之上的第一栅极介电层上。具有第二栅极结构的复位晶体管位于第一栅极介电层上。栅极介电保护层设置栅极氧化物上在第一栅极结构和第二栅极结构之间延伸的位置处以及位于光电检测器上方的位置处。栅极介电保护层保护第一栅极介电层在有源像素传感器的制造过程中免于蚀刻步骤。
【专利说明】光电二极管栅极介电保护层

【技术领域】
[0001]本发明总体涉及半导体，更具体地，涉及有源像素传感器中的栅极介电保护层以及有源像素传感器的形成方法。

【背景技术】
[0002]光电二极管广泛用于许多现代电子器件中以将光转换成电信号(例如，电压或电流)。光电二极管是半导体衬底内的p-n结(S卩，P型区域与η型区域之间的界面)或PIN结构。光电二极管通常形成于半导体衬底的露出的表面的内部以允许光电二极管接收光。
[0003]在操作过程中，当具有充足能量的光子撞击光电二极管时，其激发光电二极管的半导体衬底内的电子，从而产生电子-空穴对。由于产生了电子和空穴，空穴在半导体衬底中以与电子相反的方向移动，从而产生电流。


【发明内容】

[0004]根据本发明的一个方面，提供了一种有源像素传感器(APS)，包括:光电检测器，设置在半导体衬底内；转移晶体管，与光电检测器相邻并包括位于设置在半导体衬底之上的第一栅极介电层上方的第一栅极结构；复位晶体管，包括位于第一栅极介电层上方的第二栅极结构；以及栅极介电保护层，在覆盖光电检测器的第一地点处以及从第一位置延伸到第二位置的第二地点处设置在第一栅极介电层上，第一位置位于与第一栅极结构侧面相接的第一侧壁间隔件与第一栅极介电层之间，第二位置位于与第二栅极结构侧面相接的第二侧壁间隔件与第一栅极介电层之间。
[0005]优选地，该有源像素传感器还包括:栅极介电保护层在位于第一侧壁间隔件下面的第一地点处具有第一厚度而在位于第一侧壁间隔件外侧的第二地点处具有第二厚度。
[0006]优选地,第一厚度介于约30埃和约50埃的范围内。
[0007]优选地，栅极介电保护层包括氧化物层、氮化硅层或高k介电材料。
[0008]优选地，高k介电材料包括氧化铪(HfO2)或氧化铝(Al2O3X
[0009]优选地，栅极介电保护层在第一栅极结构和第二栅极结构的栅极材料的部分侧壁上延伸而没有覆盖第一栅极结构和第二栅极结构的顶部。
[0010]优选地，该有源像素传感器还包括:隔离区，沿着包括光电检测器、转移晶体管和复位晶体管的有源像素传感器区的外围分布，栅极介电保护层设置在隔离区上方。
[0011]优选地，该有源像素传感器还包括:外围区，通过隔离区与像素区间隔开，外围区包括具有第一栅极介电层的I/o晶体管和具有厚度小于第一栅极介电层的厚度的第二栅极介电层的核心晶体管。
[0012]优选地，该有源像素传感器还包括:接触蚀刻停止层，设置在栅极介电保护层上方。
[0013]优选地，该有源像素传感器还包括:层间介电层，设置在接触蚀刻停止层上方。
[0014]根据本发明的另一方面，提供了一种有源像素传感器(APS)，包括:光电检测器，设置在半导体衬底内；栅极介电层，设置在半导体衬底上方；多个栅极结构，设置在栅极介电层上方；以及栅极介电保护层，包括氧化物层、氮化硅层或高k介电材料，栅极介电保护层在覆盖光电检测器的第一地点处以及从第一位置延伸到第二位置的第二地点处设置在栅极介电层上方，第一位置位于多个栅极结构的第一个的第一侧壁上，第二位置位于多个栅极结构的第二个的第二侧壁上。
[0015]优选地，该有源像素传感器还包括:侧壁间隔件，邻接多个栅极结构的侧面，栅极介电保护层在位于侧壁间隔件下面的第一地点处具有第一厚度而在位于侧壁间隔件外侧的第二地点处具有第二厚度。
[0016]优选地,第一厚度介于约30埃和约50埃的范围内。
[0017]优选地，高k介电材料包括氧化铪(HfO2)或氧化铝(Al2O3X
[0018]优选地，该有源像素传感器还包括:接触蚀刻停止层，设置在栅极介电保护层上方。
[0019]根据本发明的又一方面，提供了一种形成有源像素传感器的方法，包括:提供具有光电检测器的半导体衬底；在半导体衬底上方形成栅极介电层；在栅极介电层上方选择性地形成包括栅极材料的多个栅极结构；形成与多个栅极结构的侧面相接的侧壁间隔件；在覆盖光电检测器的第一地点处以及从第一位置延伸到第二位置的第二地点处在栅极介电层上方形成栅极介电保护层，第一位置位于与多个栅极结构的第一个的侧面相接的第一侧壁间隔件与栅极介电层之间，第二位置位于与多个栅极结构的第二个的侧面相接的第二侧壁间隔件与栅极介电层之间。
[0020]优选地，栅极介电保护层包括氧化物层、氮化硅层或高k介电材料。
[0021]优选地，形成第一和第二栅极结构包括:在栅极介电层上方形成栅极材料；在栅极材料上方选择性地形成硬掩模层；执行第一蚀刻工艺以根据硬掩模层选择性地去除栅极材料；以及执行第三蚀刻工艺以去除硬掩模层。
[0022]优选地，在栅极介电层上方形成栅极介电保护层包括:在半导体衬底上方形成共形介电层；在共形介电层的一部分上方选择性地形成第一光刻胶层；执行第二蚀刻工艺以根据第一光刻胶层从栅极材料的顶部去除共形介电层，从而产生栅极介电保护层。
[0023]优选地。该方法还包括:在栅极介电保护层上方选择性地形成第二光刻胶层；根据第二光刻胶层执行源极和漏极注入；以及去除第二光刻胶层。

【专利附图】

【附图说明】
[0024]图1A至图1B示出了包括栅极介电保护层的有源像素传感器的一些实施例的截面图；
[0025]图2示出了形成包括栅极介电保护层的有源像素传感器的方法的一些实施例的流程图；
[0026]图3至图12示出了根据图2的方法将形成有源相素传感器方法施加在半导体衬底的一些实施例。

【具体实施方式】
[0027]参考附图描述本发明的说明书，其中，在本文中通常利用类似的参考符号表示类似的元件，并且各种结构没有必要按比例绘制。在以下说明书中，为了说明的目的，阐述了许多具体细节以方便理解。应该意识到，附图的细节并不旨在限制本发明，而是非限制性实施例。然而，例如，在本发明描述的一个或多个方面可以用比这些具体细节更简略的方式来实施，这对于本领域的一般技术人员是显而易见的。在其他情况下，为方便理解，用方框图的形式示出了已知的结构和器件。
[0028]有源像素传感器包括半导体衬底，而半导体衬底具有连接至多个晶体管器件的光电检测器。在晶体管器件的制造过程中，半导体衬底经历数个蚀刻工艺。蚀刻工艺可损坏晶体管器件的栅极介电材料和下面的半导体衬底。例如，在制造栅极结构的过程中，可使用干蚀刻工艺选择性地蚀刻多晶硅，这可引起栅极介电材料的损耗和/或可损坏下面的半导体衬底。在例如硬掩模的去除的过程中、侧壁间隔件蚀刻的过程中及光刻胶灰化工艺中可能发生对栅极介电材料和/或下面的半导体衬底的类似的损坏。
[0029]栅极介电材料的去除导致晶体管器件外侧的栅极介电材料变薄，从而对有源像素传感器的白色像素的数目和/或暗电流产生不利影响。例如，在侧壁间隔件的形成过程中的过蚀刻可引起有源像素传感器的白色像素的数量减少。为防止对有源像素传感器的白色像素和/或暗电流的这类不利影响，可使用较厚的栅极介电材料，然而，较厚的栅极介电材料将增大有源像素传感器的读取噪音、随机电报信号和/或能量消耗。
[0030]因此，本发明涉及有源像素传感器及其形成的相关方法，有源像素传感器具有被配置为在制造过程中降低对下面的栅极介电层和/或半导体衬底的损坏的栅极介电保护层。在一些实施例中，有源像素传感器包括设置在半导体衬底内的光电检测器。包括第一栅极结构的转移晶体管位于设置在半导体衬底上方的第一栅极介电层上。包括第二栅极结构的复位晶体管位于第一栅极介电层上。栅极介电保护层设置在栅极介电上的在第一栅极结构和第二栅极结构之间延伸的位置以及位于光电检测器上方的位置。栅极介电保护层被配置为保护栅极电介质免受在有源像素传感器的制造过程中的蚀刻步骤。
[0031]图1A和图1B示出了对应于包括栅极介电保护层118的有源像素传感器100的一些实施例的截面图。
[0032]如图1A所示，有源像素传感器(APS) 100包括设置在半导体衬底102内的光电检测器107。在一些实施例中，光电检测器107可以包括针扎光电二极管。光电检测器107具有设置在半导体衬底102内的第一掺杂区108和第二掺杂区110。在一些实施例中，第一掺杂区108可以具有第一掺杂类型(例如，P型掺杂)，第二掺杂区110可以具有不同于第一掺杂类型的第二掺杂类型(例如，η型掺杂)，并且半导体衬底102可具有第一掺杂类型(例如，P型掺杂)。
[0033]隔离区104沿着APS100的外周设置以使APS100与相邻的有源像素传感器隔离。在一些实施例中，隔离区104可以包括浅沟槽隔离区。栅极介电层116在隔离区104之间的位置处设置在半导体衬底102上方。在一些实施例中，栅极介电层116可以包括二氧化娃(S12)层。栅极介电层116的厚度可以小于或等于约50埃。
[0034]第一栅极结构122a和第二栅极结构122b设置在栅极介电层116上方。第一栅极结构122a包括具有与侧壁间隔件128a侧面相接的栅极材料124a和硅化物层126a的堆叠件。第二栅极结构122b包括具有与侧壁间隔件128b侧面相接的栅极材料124b和硅化物层126b的堆叠件。在一些实施例中，侧壁间隔件128a和128b可以包括氮化物间隔件。第一栅极结构122a包括在转移晶体管125a内。第二栅极结构122b包括在复位晶体管125b内。被配置为将转移晶体管125a和复位晶体管125b连接至一个或多个金属互连层的栅极接触件130a和130b分别位于硅化物层126a和126b之上。
[0035]在操作过程中，撞击光电检测器107的表面的光子产生聚集在第一掺杂区108中的电子。当转移晶体管125a导通时，由于光电检测器107与浮动扩散区112 (其又连接至未示出的读取晶体管的栅极)之间存在电势差，第一掺杂区108中由光子产生的电子转移到浮动扩散区112。电荷通过源极跟随晶体管(未示出)转变成电压信号。在电荷转移之前，浮动扩散区112通过将复位晶体管125b导通而被设置为预定的低电荷状态，这使得浮动扩散区112中的电子流入连接至源极/漏极区114的电压源内。
[0036]栅极介电保护层118设置在半导体衬底102上方中覆盖栅极介电层116的位置处。栅极介电保护层118在第一栅极结构122a和第二栅极结构122b之间延伸但没有覆盖第一栅极结构122a或第二栅极结构122b的顶部。在一些实施例中，栅极介电保护层118从位于侧面连接第一栅极结构122a的第一侧壁间隔件128a与第一栅极介电层116之间的第一位置处延伸至侧面连接第二栅极结构122b的第二侧壁间隔件128b与第一栅极介电层116之间的第二位置处。栅极介电保护层118也延伸至覆盖光电检测器107的位置处。在一些实施例中，栅极介电保护层118还设置在接触蚀刻停止层(CESL) 120下面。
[0037]在一些实施例中，栅极介电保护层118设置为邻接隔离区104、栅极介电层116和栅极材料124的共形薄膜。在一些实施例中，栅极介电保护层118可以至少沿着栅极材料124的侧壁的下部延伸。在不同实施例中，栅极介电保护层118可以包括氧化物层(例如，Si02)、氮化硅层(SiN)或高k电介电材料(例如，氧化铪(Hf02)、氧化铝(A1203)、氧化钛(T12), HfZrO, Ta2O3> HfS14, ZrO2, ZrS12 等)。
[0038]栅极介电层116提供了位于栅极结构122a下面的具有较低厚度(例如，小于50埃)的介电材料(即，栅极介电层116和栅极介电保护层118)，以及提供了位于栅极结构122a外侧的较厚的介电材料。低厚度的介电材料提供了 APS100的良好的能量消耗、读取噪音和随机电报信号。较厚的介电材料提供了良好的暗电流和白色像素数量。
[0039]如图1B所示，栅极介电保护层118在晶体管器件125a和125b的侧壁间隔件128下方的位置处具有第一厚度h，而在晶体管器件125a和125b的侧壁间隔件128的外侧的位置处具有第二厚度t2。在一些实施例中，第一厚度h可以介于约50埃和约250埃之间。第一厚度h与第二厚度t2之间的差值(S卩，trt2)介于约10埃和约200埃之间。
[0040]图2示出了形成包括光电二极管栅极介电保护层的有源像素传感器的方法200的一些实施例的流程图。
[0041]尽管方法200在下面被示为和描述为一系列的动作或事件，但是应该理解，这些动作或事件的示出顺序不应按照狭义来解释。例如，除本发明所示和/或所述的顺序外，一些动作可以以不同的顺序发生和/或与其他动作或事件同时发生。另外，实现本发明描述中的一个或多个方面或实施例并需要所有示出的动作。此外，本发明中描述的一个或多个动作可以在一个或多个分开的动作和/或阶段实施。
[0042]在步骤202中，提供了具有掺杂区的半导体衬底。半导体可以包括第一掺杂类型(例如，P型掺杂)，同时掺杂区可以包括不同于第一掺杂类型的第二掺杂类型(例如，η型掺杂)。
[0043]在步骤204中，栅极介电层形成于半导体衬底上方。
[0044]在步骤206中，栅极材料形成于栅极介电层上方。
[0045]在步骤208中，硬掩模层选择性地形成于栅极材料上方。在各个实施例中，硬掩模层可以包括氮化硅层或二氧化硅层。
[0046]在步骤210中，执行第一蚀刻工艺以根据硬掩模层选择性地蚀刻栅极材料。第一蚀刻工艺形成对应于转移晶体管的栅极材料的第一区和对应于复位晶体管的栅极材料的第二区。
[0047]在步骤212中，共形介电层形成于半导体衬底上方。共形介电层覆盖栅极介电层、栅极材料的第一和第二区以及硬掩模层。
[0048]在步骤214中，执行第二蚀刻工艺以选择性地蚀刻共形介电层。在一些实施例中，可以执行第二蚀刻工艺以根据第一光刻胶层选择性地蚀刻共形的介电层。可以形成第一光刻胶层以覆盖共形介电层的一部分。例如，第一光刻胶层可以在对应于栅极材料的顶部的位置处露出共形的介电层。第二蚀刻工艺产生了包括共形介电层的剩余部分的栅极介电保护层。在一些实施例中，栅极介电保护层覆盖栅极介电层和栅极材料的侧壁，但不覆盖栅极材料的顶部。
[0049]在步骤216中，执行第三蚀刻工艺以去除硬掩模层。第三蚀刻工艺可降低栅极介电保护层的厚度。应该理解，由于第三蚀刻工艺露出了硬掩模层和栅极介电保护层，所以可基于栅极介电保护层的材料来选择硬掩模层的材料。例如，如果栅极介电保护层包括S12层，可以选择硬掩模层以包括S1N材料，如果栅极介电保护层包括SiN层，可以选择硬掩模层以包括S12材料。
[0050]在步骤218中，形成与栅极材料的侧面相接的侧壁间隔件。
[0051]在步骤220中，执行针扎光电二极管的注入以在半导体衬底内形成针扎光电二极管。
[0052]在步骤222中，选择性地执行源极和漏极注入以形成转移晶体管和复位晶体管的源极和漏极区。在一些实施例中，根据第二光刻胶层执行源极和漏极的注入。
[0053]在步骤224中，通过源极/漏极灰化工艺可以去除第二光刻胶层。第二光刻胶层的去除降低了栅极介电保护层的厚度，从而使得转移晶体管与复位晶体管的侧壁间隔件下面的厚度比转移晶体管与复位晶体管的侧壁间隔件的外侧的厚度更厚。
[0054]在步骤226中，一个或多个金属互连层形成于转移晶体管与复位晶体管之上。
[0055]图3至图12示出了示例性半导体衬底的一些实施例，在该半导体衬底上执行根据方法200的蚀刻方法。虽然图3至图12描述了方法200，但应该理解，图3至图12中公开的结构并不只限于这一种方法。
[0056]图3示出了对应于动作202至204的衬底的截面图300的一些实施例。
[0057]衬底包括半导体衬底102及覆盖在其上的栅极介电层116。半导体衬底102可以包括诸如半导体晶圆和/或晶圆上的一个或多个管芯的任何类型的半导体主体(例如，硅、硅锗、绝缘体上硅)，以及任何其他类型的半导体和/或与它们相关的外延层。在一些实施例中，半导体衬底102包括第一掺杂区(例如，P型掺杂)。
[0058]栅极介电层116形成于第一隔离区104a和第二隔离区104b之间的半导体衬底102的上方，第一隔离区104a和第二隔离区104b沿着有源像素传感器区302的外缘分布，有源像素传感器区302包括具有第二掺杂类型(例如，η型掺杂)的第一掺杂区108。第一栅极介电层的厚度小于或等于约50埃。
[0059]在一些实施例中，半导体衬底102还可以包括在集成芯片上与有源像素传感器区302空间上间隔开的外围区304 (即，I/O区)。外围区304包括具有第二掺杂类型的一个或多个阱区306。一个或多个阱区306通过隔离区104c至104e (例如，浅沟槽隔离区)相互间隔开。在一些实施例中，可以通过双栅极介电工艺沉积栅极介电层116，其中，形成栅极介电层116以包含具有第一厚度的第一栅极介电层116a和具有不同于第一厚度的第二厚度的第二栅极介电层116b。第一栅极介电层116a设置在第一掺杂区108、有源像素传感器区302的半导体衬底以及外围区304中与I/O晶体管器件相关的阱区上方。第二栅极介电层116b设置在外围区304中与核心晶体管器件相关的阱区上方。
[0060]图4示出了对应于动作206至210的衬底的截面图400的一些实施例。
[0061]如截面图400所示，栅极材料124选择性地形成于栅极介电层116之上。通过沉积技术(例如，化学汽相沉积和物理汽相沉积等)的方式，栅极材料124形成于半导体衬底102上。在一些实施例中，栅极材料124可包括多晶硅。在其他实施例中，栅极材料124可以包括高k金属栅极材料(例如，铝、氧化铝等)。
[0062]在一些实施例中，可将栅极材料124沉积为位于半导体衬底102的表面上方的毪式沉积物，而硬掩模层402可以选择性地形成于栅极材料124上方以限定栅极结构。然后，执行第一蚀刻工艺以根据硬掩模层402选择性地蚀刻栅极材料124。在一些实施例中，硬掩模层402可以包括氮氧化硅(S1N)或二氧化硅(S12)。
[0063]图5示出了对应于动作212的衬底的截面图500的一些实施例。
[0064]如截面图500所示，共形介电层502形成于衬底上。在一些实施例中，形成的共形介电层502的厚度介于约30埃和约50埃的范围内。在各个实施例中，可以使用热工艺或沉积工艺(例如，物理层沉积、化学汽相沉积、原子层沉积等)形成共形介电层502。
[0065]共形介电层502形成于半导体衬底上栅极介电层116的上方处。在一些实施例中，将共形介电层502形成为邻接隔离区104a至104b、栅极介电层116、栅极材料124和硬掩模层402的薄膜。在各个实施例中，共形介电层502可以包括氧化物层、氮化硅层或高k介电材料(例如，氧化铪(Hf02)、氧化铝(A1203)、氧化钛(Ti02)、HfZr0、Ta203、HfSi04、Zr02以及ZrS12 等)。
[0066]在一些实施例中，根据共形介电层502的材料来选择硬掩模层402的材料。例如，如果共形介电层502包括氧化物层，则可以选择硬掩模层402以包括S1N材料。如果共形介电层502包括SiN层，则可以选择硬掩模层402以包括S12材料。如果共形介电层502包括高k介电材料，则可以选择硬掩模层402以包括S1N材料。
[0067]图6至图7示出了对应于动作214的衬底的截面图600和截面图700的一些实施例。
[0068]如截面图600所不,第一光刻胶层602选择性地形成于半导体衬底102上方。第一光刻胶层602形成在露出栅极材料124和硬掩模层402的顶部的位置。在一些实施例中，当半导体102以RPM的高速率旋转时，可以通过在半导体衬底102上旋涂光刻胶以形成第一光刻胶层602。随后，可以使第一光刻胶层602选择性地曝光以形成覆盖栅极材料124的可溶部分。然后，可使用化学显影剂从半导体衬底102中去除可溶部分从而使第一光刻胶层602显影，ο
[0069]如截面图700所示，通过使半导体衬底102选择性地暴露于蚀刻剂702 (例如，湿蚀刻剂或干蚀刻剂)执行第二蚀刻工艺，从而从栅极材料124和硬掩模层402的顶部去除共形介电层502以产生覆盖栅极介电层116的栅极介电保护层118。栅极介电保护层118被配置为保护下面的栅极介电层116免于随后的蚀刻工艺。通过保护栅极介电层116免于随后的蚀刻工艺，栅极介电层116在栅极材料下面可具有较低厚度(例如，小于50埃)以提供APS的良好的能量损耗、读出噪音和随机电报信号，而在栅极材料外面提供较厚的介电层以生成良好的暗电流和白色像素数量。
[0070]在一些实施例中，在完成第二蚀刻工艺之后，栅极介电保护层118可以至少沿着栅极材料124的下部延伸。例如，可以从硬掩模层402以及下面的栅极材料124的一部分中去除栅极介电保护层118。
[0071]图8示出了对应于动作216的衬底的截面图800的一些实施例。
[0072]如截面图800所示，从半导体衬底102上去除硬掩模层402。通过将半导体衬底102暴露于去除硬掩模层402的蚀刻剂802中而去除硬掩模层402。蚀刻剂802也作用于栅极介电保护层118，因此损耗了一些栅极介电保护层118。
[0073]图9示出了对应于动作218至220的衬底的截面图900的一些实施例。
[0074]如截面图900所示，硅化物层126形成于栅极材料124之上。硅化物层126可以包括氮化硅(SiN)材料。然后，侧壁间隔件128形成以与栅极材料124和硅化物层126的侧面相接。在一些实施例中，通过在半导体衬底102上沉积氮化物并且选择性蚀刻氮化物以形成侧壁间隔件128。在一些实施例中，将诸如氧化物的介电材料902放置于侧壁间隔件128和栅极介电保护层118之间。
[0075]通过将掺杂剂注入半导体衬底102内的第一掺杂区108中，执行光电二极管注入904以形成光电检测器107 (例如，针扎光电二极管)。光电二极管注入904在有源像素传感器区302的第一掺杂区108内形成第二掺杂区110。第二掺杂区110可以包括不同于第一掺杂区108的第二掺杂类型的第一掺杂类型(例如，P型掺杂)。例如，在一些实施例中，光电二极管注入904可以包括硼注入。
[0076]图10示出了对应于动作222的衬底的截面图1000的一些实施例。
[0077]如截面图1000所不,第二光刻胶层1002选择性地形成于半导体衬底102上方。第二光刻胶层1002包括开口，该开口露出半导体衬底102内的源极和漏极区的位置。
[0078]根据第二光刻胶层1002，执行源极和漏极注入1004以形成半导体衬底102内的半导体器件的源极和漏极区。源极和漏极注入1004在有源像素传感器区302内形成浮动扩散区112和具有第二掺杂类型的源极/漏极区114。源极和漏极注入1004也可以形成在外围区304内的源极/漏极区1006。
[0079]源极和漏极注入1004形成有源像素传感器区302内的转移晶体管125a和复位晶体管125b。源极和漏极注入1004也形成外围区内的核心晶体管器件1008和I/O晶体管1010。转移晶体管125a、复位晶体管125b和I/O晶体管1010具有包括第一介电质厚度的第一栅极介电层116a,而核心晶体管器件1008具有包括第二介电质厚度的第二栅极介电层 116b。
[0080]图11示出了对应于动作224的衬底的截面图1100的一些实施例。
[0081]如截面图1100所示，在完成源极和漏极注入1004之后，使用源极/漏极灰化工艺从半导体衬底102上去除第二光刻胶层1002。在一些实施例中，源极/漏极灰化工艺可以包括干蚀刻工艺(例如，使用CF4干蚀刻化学剂)。灰化工艺将去除光刻胶，但在该工艺中也去除部分栅极介电保护层118，由此产生的栅极介电保护层118在晶体管器件的侧壁间隔件128的下面具有第一厚度A而在晶体管器件的侧壁间隔件128的外侧具有第二厚度t2。在一些实施例中，第一厚度h可以介于约50埃和约250的范围内，而第二厚度t2可以介于约10埃和约200埃的范围内。
[0082]图12示出了对应于动作226的衬底的截面图1200的一些实施例。
[0083]如截面图1200所示，一个或多个金属互连层1204形成于晶体管器件125a和125b之上。将一个或多个金属互连层1204设置在层间介电层1202内并且通过接触件130的方式将其连接至晶体管器件125a和125b。在一些实施例中，层间介电层1202可以包括低k介电材料(例如，SiCO)或超低k介电材料。在一些实施例中，一个或多个金属互连层1204可以包括铜。
[0084]应该意识到，虽然在讨论本文所描述方法的各方面时，参考了示例性结构，但那些方法不受存在的对应结构的限制。相反的，可以认为方法和结构是相互独立的并且可独立存在的，可以在在不考虑图中描述的任何特定方面的情况下实施。
[0085]另外，根据对本说明书和附图的阅读和/或理解，本领域普通技术人员可作出等效修改和/或改变。本发明所公开的内容包括所有这些修改和变更并且通常不由此而受到限制。例如，尽管本发明中提供的附图被示出并且被描述为具有特定的掺杂型，但应该意识至IJ，也可以利用本领域普通技术人员可以想到的可选的掺杂型。
[0086]此外，虽然根据多个实施例中的一个公开了特定部件或方面，但根据需要，可将这些部件或方面与其他实施例中的一个或多个其他部件和/或方面结合。此外，至于本发明所使用的术语“包括”、“具有”、“有”、“带有”和/或它们的变形，这些术语在含义上类似“包括”的意思。另外，“示例性的”仅意味着是实例，而不是最优例。也应该理解，为了简化和便于理解的目的，本发明描述的部件、层和/或元件以特定的尺寸和/或相互之间的方位示出，而实际的尺寸和/或方位可能与本发明所描述的不同。
[0087]因此，本发明涉及有源像素传感器及其相关的形成方法，有源像素传感器具有被配置为在制造过程中降低对下面的栅极介电层和/或半导体衬底的损害的栅极介电保护层。
[0088]在一些实施例中，本发明涉及一种有源像素传感器(APS)。APS包括设置在半导体衬底内的光电检测器。APS还包括转移晶体管，转移晶体管邻接光电检测器并且包括位于设置在半导体衬底之上的第一栅极介电层上方的第一栅极结构。APS还包括复位晶体管，复位晶体管包括位于第一栅极介电层上方的第二栅极结构。APS还包括设置在第一栅极介电层之上的覆盖光电检测器的第一地点和从第一位置延伸到第二位置的第二地点的栅极介电保护层，第一位置位于与第一栅极结构侧面相接的第一侧壁间隔件与第一栅极介电层之间，第二位置位于与第二栅极结构侧面相接的第二侧壁间隔件与第一栅极介电层之间。
[0089]在其他实施例中，本发明涉及一种有源像素传感器(APS)。APS包括设置在半导体衬底内的光电检测器。APS还包括设置在半导体衬底上方的栅极介电层。APS还包括被设置在栅极介电层上方的多个栅极结构。APS还包括包含氧化物层、氮化硅层或高k介电材料的栅极介电保护层，其中，栅极介电保护层设置在栅极介电层上方中覆盖光电检测器的第一地点和从第一位置延伸到第二位置的第二地点，第一位置位于多个栅极结构的第一个的第一侧壁上，第二位置位于多个栅极结构的第二个的第二侧壁上。
[0090]在其他实施例中，本发明涉及一种形成有源像素传感器的方法。该方法还包括提供具有光电检测器的半导体衬底。该方法还包括在半导体衬底上方形成栅极介电层。该方法还包括选择性地形成包括位于栅极介电层上方的栅极材料的多个栅极结构。该方法还包括在多个栅极结构的侧面形成侧壁间隔件。该方法还包括在栅极介电层上方中覆盖光电检测器的第一地点和从第一位置延伸到第二位置的第二地点上形成栅极介电保护层，第一位置位于与多个栅极结构的第一个的侧面相接的第一侧壁间隔件与栅极介电层之间，第二位置位于与多个栅极结构的第二个的侧面相接的第二侧壁间隔件与栅极介电层之间。
【权利要求】
1.一种有源像素传感器(APS)，包括: 光电检测器，设置在半导体衬底内； 转移晶体管，与所述光电检测器相邻并包括位于设置在所述半导体衬底之上的第一栅极介电层上方的第一栅极结构； 复位晶体管，包括位于所述第一栅极介电层上方的第二栅极结构；以及栅极介电保护层，在覆盖所述光电检测器的第一地点处以及从第一位置延伸到第二位置的第二地点处设置在所述第一栅极介电层上，所述第一位置位于与所述第一栅极结构侧面相接的第一侧壁间隔件与所述第一栅极介电层之间，所述第二位置位于与所述第二栅极结构侧面相接的第二侧壁间隔件与所述第一栅极介电层之间。
2.根据权利要求1所述的APS，还包括: 所述栅极介电保护层在位于所述第一侧壁间隔件下面的第一地点处具有第一厚度而在位于所述第一侧壁间隔件外侧的第二地点处具有第二厚度。
3.根据权利要求2所述的APS，其中，所述第一厚度介于约30埃和约50埃的范围内。
4.根据权利要求1所述的APS，其中，所述栅极介电保护层包括氧化物层、氮化硅层或高k介电材料。
5.根据权利要求4所述的APS，其中，所述高k介电材料包括氧化铪(HfO2)或氧化铝(Al2O3)0
6.根据权利要求5所述的APS，其中，所述栅极介电保护层在所述第一栅极结构和所述第二栅极结构的栅极材料的部分侧壁上延伸而没有覆盖所述第一栅极结构和所述第二栅极结构的顶部。
7.根据权利要求1所述的APS，还包括: 隔离区，沿着包括所述光电检测器、所述转移晶体管和所述复位晶体管的有源像素传感器区的外围分布，所述栅极介电保护层设置在所述隔离区上方。
8.一种有源像素传感器(APS)，包括: 光电检测器，设置在半导体衬底内； 栅极介电层，设置在所述半导体衬底上方； 多个栅极结构，设置在所述栅极介电层上方；以及 栅极介电保护层，包括氧化物层、氮化硅层或高k介电材料，所述栅极介电保护层在覆盖所述光电检测器的第一地点处以及从第一位置延伸到第二位置的第二地点处设置在所述栅极介电层上方，所述第一位置位于所述多个栅极结构的第一个的第一侧壁上，所述第二位置位于所述多个栅极结构的第二个的第二侧壁上。
9.根据权利要求8所述的APS，还包括: 侧壁间隔件，邻接所述多个栅极结构的侧面，所述栅极介电保护层在位于所述侧壁间隔件下面的第一地点处具有第一厚度而在位于所述侧壁间隔件外侧的第二地点处具有第二厚度。
10.一种形成有源像素传感器的方法，包括: 提供具有光电检测器的半导体衬底； 在所述半导体衬底上方形成栅极介电层； 在所述栅极介电层上方选择性地形成包括栅极材料的多个栅极结构； 形成与所述多个栅极结构的侧面相接的侧壁间隔件； 在覆盖所述光电检测器的第一地点处以及从第一位置延伸到第二位置的第二地点处在所述栅极介电层上方形成栅极介电保护层，所述第一位置位于与所述多个栅极结构的第一个的侧面相接的第一侧壁间隔件与所述栅极介电层之间，所述第二位置位于与所述多个栅极结构的第二个的侧面相接的第二侧壁间隔件与所述栅极介电层之间。
【文档编号】H01L27/146GK104347645SQ201310456351
【公开日】2015年2月11日 申请日期:2013年9月29日 优先权日:2013年7月23日
【发明者】周正贤, 许文义, 曹淳凯, 赖志育, 卢玠甫, 杜友伦 申请人:台湾积体电路制造股份有限公司