静电感应晶体管的制造方法以及静电感应晶体管的制作方法
【专利摘要】本发明提供了一种静电感应晶体管的制造方法以及静电感应晶体管。所述方法包括如下步骤：提供导电类型为N型的硅衬底；在所述硅衬底的一背面形成磷掺杂层；在所述硅衬底的一正面形成导电类型为P型的栅墙和栅条；采用一键合衬底与所述硅衬底的正面键合，所述键合衬底的导电类型为N型；在所述键合衬底中形成通孔，以暴露出所述栅墙。本发明的优点在于，采用键合的方式形成覆盖栅墙和栅条的N型覆盖层，这可以使覆盖层的掺杂浓度得到精确控制，对于提高静电感应晶体管的电学性能有重要意义；并且硅衬底在与所述覆盖层相对的另一表面形成磷掺杂层，该层用以吸收制造过程中在硅衬底中引入的杂质，亦可以提高静电感应晶体管的电学性能。
【专利说明】静电感应晶体管的制造方法以及静电感应晶体管
【技术领域】
[0001]本发明涉及半导体器件领域，尤其涉及一种静电感应晶体管的制造方法以及静电感应晶体管。
【背景技术】
[0002]静电感应晶体管(Static Induction Transistor, SIT)诞生于1970年，实际上是一种结型场效应晶体管。将用于信息处理的小功率SIT器件的横向导电结构改为垂直导电结构，即可制成大功率的SIT器件。SIT是一种多子导电的器件，其工作频率与电力MOSFET相当，甚至超过电力M0SFET，而功率容量也比电力MOSFET大，因而适用于高频大功率场合，目前已在雷达通信设备、超声波功率放大、脉冲功率放大和高频感应加热等某些专业领域获得了较多的应用。
[0003]埋栅结构是现有的技术中一种常见的静电感应器件结构。附图1所示是现有技术中一种典型的埋栅型静电感应器件的结构示意图，包括衬底10，衬底10表面的一次外延层11以及一次外延层11表面的二次外延层12。所述衬底10、一次外延层11以及二次外延层12的导电类型均相同。二次外延层12和一次外延层11的界面处相对设置有两个栅墙13，栅墙13之间设置有栅条14。栅墙13和栅条14的导电类型相同，并且和二次外延层12的导电类型相反。所述在二次外延层12的表面与栅条14对应的位置设置有源电极15，在衬底10的另一表面设置有漏电极16。二次外延层12在与栅墙13对应的位置被刻蚀除去以暴露出栅墙13，并在所述栅墙13的表面设置了栅电极17。栅电极17通过栅墙13以及栅墙13间的栅条14来控制源极和漏极之间的电流。
[0004]上述结构在制备过程中需要两次外延，且外延层杂质浓度很高，这面临着反型杂质的严格补偿技术和微量杂质的精确控制技术两个技术难题。而且在外延后需要刻蚀台面，使工艺更为复杂。
【发明内容】
[0005]本发明所要解决的技术问题是，提供一种静电感应晶体管的制备方法以及静电感应晶体管，能够有效控制反型掺杂和微量杂质的浓度，且工艺简单。
[0006]为了解决上述问题，本发明提供了一种静电感应晶体管的制造方法，包括如下步骤:提供导电类型为N型的硅衬底；在所述硅衬底的一背面形成磷掺杂层；在所述硅衬底的一正面形成导电类型为P型的栅墙和栅条；采用一键合衬底与所述硅衬底的正面键合，所述键合衬底的导电类型为N型；在所述键合衬底中形成通孔，以暴露出所述栅墙用于制作引出电极。
[0007]可选的，所述形成磷掺杂层的步骤进一步包括:同时在所述硅衬底的正面形成第一覆盖层，背面形成第二覆盖层；去除背面的所述第二覆盖层；在背面形成磷掺杂层，用于形成漏端的欧姆接触，正面保留的第一覆盖层继续用作后续形成栅墙和栅条的掺杂阻挡层。进而所述形成栅墙和栅条的步骤进一步包括:图形化所述第一覆盖层；以所述第一覆盖层为阻挡层，在硅衬底中形成导电类型为P型的栅墙和栅条；去除所述第一覆盖层。进而以所述第一覆盖层为阻挡层，在硅衬底中形成导电类型为P型的栅墙和栅条的步骤中，进一步是采用注入或者扩散的方法形成导电类型为P型的栅墙和栅条。
[0008]可选的,在米用一键合衬底与所述娃衬底的第一表面键合的步骤实施完毕之后，进一步包括一减薄所述键合衬底的步骤。
[0009]本发明还提供了一种静电感应晶体管，包括N型的娃衬底和娃衬底表面的N型覆盖层，P型导电类型的栅墙以及P型导电类型的栅条设置在硅衬底内，其特征在于，所述硅衬底和覆盖层之间的界面为键合界面，所述硅衬底在与所述覆盖层相对的另一表面具有磷掺杂层。
[0010]本发明的优点在于，采用键合的方式形成覆盖栅墙和栅条的N型覆盖层，这可以使覆盖层的掺杂浓度得到精确控制，对于提高静电感应晶体管的电学性能有重要意义；并且硅衬底在与所述覆盖层相对的另一表面形成磷掺杂层，该层用以吸收制造过程中在硅衬底中引入的杂质，亦可以提高静电感应晶体管的电学性能。
【专利附图】
【附图说明】
[0011]附图1所示是现有技术中一种典型的埋栅型静电感应器件的结构示意图。
[0012]附图2所示是本发明【具体实施方式】所述方法的实施示意图。
[0013]附图3A至附图3J所示是本发明【具体实施方式】所述方法的工艺示意图。
[0014]附图4所示是本发明【具体实施方式】所述静电感应器件的结构示意图。
【具体实施方式】
[0015]下面结合附图对本发明提供的静电感应晶体管的制造方法以及静电感应晶体管的【具体实施方式】做详细说明。
[0016]附图2所示是本发明【具体实施方式】所述方法的实施示意图，包括:步骤S200，提供导电类型为N型的硅衬底；步骤S211，同时在所述硅衬底的正面形成第一覆盖层，背面形成第二覆盖层；步骤S212，去除背面的所述第二覆盖层；步骤S213，在背面形成磷掺杂层，用于形成漏端的欧姆接触；步骤S221，图形化所述第一覆盖层；步骤S222，以所述第一覆盖层为阻挡层，在硅衬底中形成导电类型为P型的栅墙和栅条；步骤S223，去除所述第一覆盖层；步骤S231，采用一键合衬底与所述硅衬底的正面键合；步骤S232，减薄所述键合衬底；步骤S240，在所述键合衬底中形成通孔，以暴露出所述栅墙用于制作引出电极。
[0017]附图3A至附图3J所示是本发明【具体实施方式】所述方法的工艺示意图。
[0018]附图3A所示，参考步骤S200，提供导电类型为N型的硅衬底300。所述硅衬底300具有一正面和一背面。所述正面为抛光表面，所述背面可以为抛光表面或者非抛光面。
[0019]附图3B所示，参考步骤S211，同时在所述硅衬底300的正面形成第一覆盖层311，背面形成第二覆盖层312。所述第一覆盖层311和第二覆盖层312可以是氧化硅或者氮化硅层。若为氧化硅层，可以采用热氧化法同时在正面和背面形成热氧化的氧化硅，且两者厚度相同，不会引起硅衬底300额外的翘曲。
[0020]附图3C所示，参考步骤S212，去除背面的所述第二覆盖层312。去除第二覆盖层312可以采用干法刻蚀的方法，也可以采用腐蚀液并辅以旋转腐蚀工艺，同样可以做到去除第二覆盖层312而保留第一覆盖层311。
[0021]附图3D所示，参考步骤S213，在背面形成磷掺杂层320，用于形成漏端的欧姆接触。可以采用扩散的方法形成磷掺杂层320。磷掺杂层320的作用在于能够吸收后续工艺中硅衬底300中的杂质，保证正面的反型掺杂和微量杂质的浓度可以精确控制。并且本步骤中正面保留的第一覆盖层311还可以继续用作后续形成栅墙和栅条的掺杂阻挡层。
[0022]上述步骤S211至步骤S213的目的在于在所述硅衬底300的一背面形成磷掺杂层320，作为后续工艺的吸杂区域，保证正面的反型掺杂和微量杂质的浓度可以精确控制。本【具体实施方式】进一步采用在双面形成覆盖层并保留正面覆盖层311的方式，进一步可以用于后续形成栅墙和栅条的掺杂阻挡层，因此是一种优选的实施方式。
[0023]附图3E所示，参考步骤S221，图形化所述第一覆盖层311。图形化所述第一覆盖层311的目的在于暴露出硅衬底300用于形成栅墙和栅条的区域，以便于后续形成栅墙和栅条。
[0024]附图3F所示，参考步骤S222，以所述第一覆盖层311为阻挡层，在硅衬底300中形成导电类型为P型的栅墙331和栅条332。形成栅墙331和栅条332可以采用高温扩散方法来严格控制厚度和长度，使之适合静电感应晶体管的工作机制，或者通过低能量注入的方式也可以实现。采用高温扩散的方式，栅墙331和栅条332将直接形成在硅衬底300上表面的位置，而采用注入的方式，栅墙331和栅条332将与硅衬底300的上表面具有一距离。本步骤无论是注入还是扩散，都会在硅衬底300中引入杂质，而背面形成的磷掺杂层320则可以有效地吸收这些杂质，使掺杂或者注入工艺更精确。
[0025]附图3G所示，参考步骤S223，去除所述第一覆盖层311。去除第一覆盖层311的方法和前述去除第二覆盖层312的方法基本相同。
[0026]上述步骤S221至步骤S223的目的在于在所述硅衬底的一正面形成导电类型为P型的栅墙331和栅条332。本【具体实施方式】由于利用了前一工序中保留的第一覆盖层311，因此免去了生长覆盖层的步骤。
[0027]附图3H所示，参考步骤S231，采用一键合衬底390与所述硅衬底300的正面键合。所述键合衬底390的导电类型为N型。键合前可以对硅衬底300的表面进行适当的抛光处理。键合可以采用包括静电键合在内的任意一种本领域内常见的键合方式。采用键合而非外延形成覆盖在栅墙331和栅条332表面的半导体层，其优点在于键合之前的键合衬底390的掺杂浓度都可以精确控制，而采用外延工艺则无法做到。键合衬底390是晶体管源极和漏极之间的电学通路的重要组成部分，能够精确控制其掺杂浓度，对于提高静电感应晶体管的性能是有重要意义的。
[0028]附图31所示，参考步骤S232，减薄所述键合衬底390。由于后续需要在键合衬底390的表面形成源极，并在键合衬底390内形成用于形成栅极的通孔。因此优选对键合衬底390进行减薄。
[0029]附图3J所示，参考步骤S240，在所述键合衬底390中形成通孔，以暴露出所述栅墙331用于制作引出电极。该步骤可以采用干法刻蚀等工艺形成。
[0030]上述步骤实施完毕后，还需要进一步在键合衬底390的表面形成源电极481，在硅衬底300的背面形成漏电极482，并在栅墙331的表面形成栅电极483。上述源电极481和漏电极482也可以在步骤S240之前实施。进而形成的静电感应晶体管如图4所示。键合衬底390作为硅衬底300表面的覆盖层490，且硅衬底300和覆盖层490之间的界面为键合界面，这可以使覆盖层490的掺杂浓度得到精确控制。覆盖层490是晶体管源电极481和漏电极482之间的电学通路的重要组成部分，能够精确控制其掺杂浓度，对于提高静电感应晶体管的电学性能是有重要意义的。硅衬底300在与所述覆盖层490相对的另一表面具有磷掺杂层320，该层用以吸收制造过程中在硅衬底300中引入的杂质，亦可以提高静电感应晶体管的电学性能。
[0031]以上所述仅是本发明的优选实施方式，应当指出，对于本【技术领域】的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【权利要求】
1.一种静电感应晶体管的制造方法，其特征在于，包括如下步骤: 提供导电类型为N型的硅衬底； 在所述硅衬底的一背面形成磷掺杂层，用于形成欧姆接触层； 在所述硅衬底的一正面形成导电类型为P型的栅墙和栅条； 采用一键合衬底与所述硅衬底的正面键合，所述键合衬底的导电类型为N型； 在所述键合衬底中形成通孔，以暴露出所述栅墙用于制作引出电极。
2.根据权利要求1所述的静电感应晶体管的制造方法，其特征在于，所述形成磷掺杂层的步骤进一步包括: 同时在所述硅衬底的正面形成第一覆盖层，背面形成第二覆盖层； 去除背面的所述第二覆盖层； 在背面形成磷掺杂层，正面保留的第一覆盖层继续用作后续形成栅墙和栅条的掺杂阻挡层。
3.根据权利要求2所述的静电感应晶体管的制造方法，其特征在于，所述形成栅墙和栅条的步骤进一步包括: 图形化所述第一覆盖层； 以所述第一覆盖层为阻挡层，在硅衬底中形成导电类型为P型的栅墙和栅条； 去除所述第一覆盖层。
4.根据权利要求3所述的静电感应晶体管的制造方法，其特征在于，以所述第一覆盖层为阻挡层，在硅衬底中形成导电类型为P型的栅墙和栅条的步骤中，进一步是采用注入或者扩散的方法形成导电类型为P型的栅墙和栅条。
5.根据权利要求1所述的静电感应晶体管的制造方法，其特征在于，在采用一键合衬底与所述硅衬底的第一表面键合的步骤实施完毕之后，进一步包括一减薄所述键合衬底的步骤。
6.一种静电感应晶体管，包括N型的硅衬底和硅衬底表面的N型覆盖层，P型导电类型的栅墙以及P型导电类型的栅条设置在硅衬底内，其特征在于，所述硅衬底和覆盖层之间的界面为键合界面，所述硅衬底在与所述覆盖层相对的另一表面具有磷掺杂层。
【文档编号】H01L21/335GK103745927SQ201310724101
【公开日】2014年4月23日 申请日期:2013年12月25日 优先权日:2013年12月25日
【发明者】魏星, 陈达, 薛忠营, 狄增峰, 方子韦 申请人:上海新傲科技股份有限公司