二极管及其制造方法
【专利摘要】本发明提供了二极管及其制造方法。一种二极管可包括：金属板；以及一个或多个半导体二极管芯片，每个半导体二极管芯片夹在相邻的两块金属板之间，其中每个半导体二极管芯片包括：半导体衬底，所述半导体衬底包括N掺杂层和在所述N掺杂层之上的P掺杂层，所述P掺杂层与所述N掺杂层之间形成PN结；以及覆盖所述半导体衬底上表面的第一电极层和覆盖所述半导体衬底下表面的第二电极层，所述第一电极层和所述第二电极层分别接触相邻的两块金属板。
【专利说明】二极管及其制造方法
【技术领域】
[0001]本发明涉及半导体器件领域，尤其涉及二极管及其制造封装方法。
【背景技术】
[0002]二极管作为结构最简单的半导体器件在电子领域有着广泛的应用，高压二极管是其中重要的一个分支，在当今市场上有着广泛需求。随着电子技术的发展，对二极管耐压的需求越来越高，随之而来对设计和加工工艺也提出越来越高的要求。因此，高压二极管的成本不断攀升，而且设计和工艺水平成了提高二极管耐压的瓶颈。
[0003]典型地，半导体二极管是由一个PN结所构成的器件，其P端引出线为P端，N端引出线为负极。当半导体二极管P端接高电位、N端接低电位且两端电压差大于阈值电压时能够正向导通；当半导体二极管N端接高电位、P端接低电位时为反向阻断，如反向电压差超过一定数值时，二极管将反向击穿并有可能损毁，对应的反向电压称为反向击穿电压。因此期望提高二极管的反向击穿电压，由此提高二极管长期工作时允许外加的最大反向电压(即反向耐压)。常用的半导体二极管有硅二极管、锗二极管等。不同型号的二极管的反向击穿电压值差别很大，从几十伏到几千伏。一般来说，二极管的反向耐压要求越高，其设计要求也越高,其制造成本也越高。
[0004]本领域期望有低成本的二极管及其制造封装方法，尤其是低成本的高压二极管及其制造封装方法。
【发明内容】
[0005]本发明要解决的技术问题是提供二极管及其制造方法，尤其是低成本的高压二极管及其制造方法。
[0006]在一个实施例中，一种二极管可包括:金属板；以及一个或多个半导体二极管芯片，每个半导体二极管芯片夹在相邻的两块金属板之间，其中每个半导体二极管芯片包括:半导体衬底，所述半导体衬底包括N掺杂层和在所述N掺杂层之上的P掺杂层，所述P掺杂层与所述N掺杂层之间形成PN结；以及覆盖所述半导体衬底上表面的第一电极层和覆盖所述半导体衬底下表面的第二电极层，所述第一电极层和所述第二电极层分别接触相邻的两块金属板。
[0007]在一个实施例中，所述N掺杂层包括N+型第一层和在所述N+型第一层之上的N-型第二层，所述P掺杂层包括P型第三层和在所述P型第三层之上的P+型第四层，其中所述P型第三层与所述N-型第二层之间形成PN结。
[0008]在一个实施例中，所述第一电极层和所述第二电极层分别焊接至相邻的两块金属板。
[0009]在一个实施例中，多个半导体二极管芯片以相同的PN结方向分别夹在相邻的两块金属板之间，且相邻的半导体二极管芯片之间为共用的一块金属板。
[0010]在一个实施例中，所述金属板的尺寸大于所述半导体二极管芯片的尺寸，所述二极管还包括:在相邻金属板之间的空隙中填充的钝化材料。
[0011 ] 在一个实施例中，所述二极管还包括:从所述二极管最两端的金属板延伸出的电极引线。
[0012]在一个实施例中，所述半导体衬底是硅衬底或锗衬底。
[0013]在一个实施例中，所述半导体衬底的厚度在IOOum~500um之间，且电阻率在0.002 Ω.cm ~0.05 Ω ^cm 之间。
[0014]在一个实施例中，所述二极管还包括:所述第一电极层和所述第二电极层的厚度分别在Ium~5um之间。
[0015]在一个实施例中，所述第一电极层和所述第二电极层是导电金属材料，所述导电金属材料包括招、银、铜、镍、或合金材料。
[0016]一种二极管制造方法可包括:步骤一:形成包括N掺杂层和在所述N掺杂层之上的P掺杂层的半导体衬底，所述P掺杂层与所述N掺杂层之间形成PN结；步骤二:在所述半导体衬底上表面覆盖第一电极层并在所述半导体衬底下表面覆盖第二电极层以形成半导体二极管芯片；以及步骤三:将一个或多个半导体二极管芯片分别夹在相邻的两块金属板之间，其中每个半导体二 极管芯片的所述第一电极层和所述第二电极层分别接触相邻的两块金属板。
[0017]在一个实施例中，所述步骤一还包括:在形成包括N掺杂层和在所述N掺杂层之上的P掺杂层的半导体衬底之后进行高温退火推结。
[0018]在一个实施例中，所述步骤一还包括:提供包括N掺杂层的半导体衬底，所述N掺杂层包括N+型第一层和在所述N+型第一层之上的N-型第二层；对所述N-型第二层进行P型掺杂以形成P型第三层；以及对所述P型第三层进行P+掺杂以形成P+型第四层，其中所述P掺杂层包括所述P型第三层和所述P+型第四层。
[0019]在另一个实施例中，所述步骤一还包括:提供包括P掺杂层的半导体衬底，所述P掺杂层包括P+型第一层和在所述P+型第一层之上的P-型第二层；对所述P-型第二层进行N型掺杂以形成N型第三层；以及对所述N型第三层进行N+掺杂以形成N+型第四层，其中所述N掺杂层包括所述N型第三层和所述N+型第四层。
[0020]在一个实施例中，所述步骤二进一步包括:对覆盖了所述第一电极层和所述第二电极层的所述半导体衬底进行划片以形成半导体二极管芯片。
[0021 ] 在一个实施例中，所述步骤三进一步包括:将所述第一电极层和所述第二电极层分别焊接至相邻的两块金属板。
[0022]在一个实施例中，所述步骤三进一步包括:将多个半导体二极管芯片以相同的PN结方向分别夹在相邻的两块金属板之间，且相邻的半导体二极管芯片之间为共用的一块金属板。
[0023]在一个实施例中，所述金属板的尺寸大于所述半导体二极管芯片的尺寸，所述方法还包括:在相邻金属板之间的空隙中填充钝化材料。
[0024]在一个实施例中，所述二极管制造方法还包括:从所述二极管最两端的金属板延伸出电极引线。
[0025]在一个实施例中，所述半导体衬底是硅衬底或锗衬底。
[0026]在一个实施例中，所述半导体衬底的厚度在IOOum~500um之间，且电阻率在0.0Ol Ω.cm ~0.05 Ω.cm 之间。
[0027]在一个实施例中,所述第一电极层和所述第二电极层的厚度分别在Ium~5um之间。
[0028]在一个实施例中，所述第一电极层和所述第二电极层是导电金属材料，所述导电金属材料包括银、铜、镍、或合金材料。
[0029]本发明将芯片制造与芯片封装相结合，大大简化了制造流程，在极大地降低了高压二极管的生产成本的同时，可以将二极管的耐压能力做到很高的水平。因为不需要光刻，所以本发明提供的二极管制造方法在应用方面具有更高的自由度。此方法还可推广应用到其他系列半导体二极管的加工制造，为传统的半导体二极管制造提供了新的概念和模型。
【专利附图】
【附图说明】
[0030]图1为根据本发明一实施例的N型半导体衬底的横截面示意图。
[0031]图2为图1的N型半导体衬底在进行P掺杂后的横截面示意图。
[0032]图3为图2的半导体衬底在进一步进行P+掺杂后的横截面示意图。
[0033]图4为图3的半导体衬底在覆盖电极后的横截面示意图。
[0034]图5为根据本发明一实施例的半导体衬底晶片的俯视图。
[0035]图6为根据本发明一实施例的二极管的横截面示意图。
[0036]图7为根据本发明一实施例的二极管在填充钝化材料后的横截面示意图。
`[0037]图8为根据本发明一实施例的二极管在封装后的横截面示意图。
【具体实施方式】
[0038]下面结合具体实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。本发明提供了一种二极管及其制造方法，以下结合该二极管的制造方法中的各个步骤进行详细说明。
[0039]步骤一:形成包括N掺杂层和P掺杂层的半导体衬底，该P掺杂层与N掺杂层之间形成PN结(参见图1到3)。
[0040]作为示例，图1到图3示出了用N型半导体衬底来形成PN结的过程。图1为根据本发明一实施例的N型半导体衬底10的横截面示意图。如图1所示，可提供N型半导体衬底10，其包括重掺杂(N+)的第一层101以及轻掺杂(N-)的第二层102。半导体衬底10可以是例如硅衬底、锗衬底等，N型掺杂物为五价元素，例如磷、砷、锑等。在一个实施例中，N型半导体衬底10可以是整体形成的，例如通过从下表面进行N+掺杂并从上表面进行N-掺杂来分别形成第一层101和第二层102。在另一个实施例中，可以先提供N+型第一层101，在N+型第一层101上通过外延生长和N-掺杂来形成N-型第二层102。N-型第二层102的厚度和电阻率主要由设计的二极管耐压范围决定，例如厚度可在50um~500um之间，电阻率可在20 Ω ^111- 500 0 ^cm之间。本领域技术人员可以理解，还可以通过其他方式来形成具有如图1中所示的包括N掺杂层和N-掺杂层的半导体衬底10，如扩散方法。
[0041]图2为图1的N型半导体衬底10在进行P掺杂后的横截面示意图。如图2所示，对图1的N型半导体衬底10的N-型第二层102进行P型掺杂，形成P型第三层103。P型掺杂物为三价元素，例如硼元素等。本领域技术人员可以理解，P型第三层103与N-型第二层102之间形成PN结。在一个实施例中，对N型半导体衬底10进行P型掺杂之后可以进行高温退火推结，以使得P型掺杂物向下扩散形成更均匀地分布，以便在P型第三层103与N-型第二层102之间形成良好的PN结。
[0042]图3为图2的半导体衬底10在进一步进行P+掺杂后的横截面示意图。如图3所示，对图2的半导体衬底10的P型第三层103进行P+型掺杂，形成P+型第四层104。P+型第四层104比P型第三层103的掺杂浓度更高，因此导电率更高，有利于形成良好的欧姆接触。
[0043]如上所述，图1到图3示出了用N型半导体衬底来形成PN结的过程。但在替换实施例中，也可以用P型半导体衬底来形成PN结，S卩，可将图1到图3中的N型和P型互换。例如，可以提供包括P掺杂层的半导体衬底10，该P掺杂层包括P+型第一层101和P-型第二层102 ;对P-型第二层102进行N型掺杂以形成N型第三层103 ；以及对N型第三层103进行N+掺杂以形成N+型第四层，其中N掺杂层包括N型第三层103和N+型第四层104。
[0044]步骤二:在半导体衬底10上表面覆盖第一电极层105并在半导体衬底10下表面覆盖第二电极层106。
[0045]图4为图3的半导体衬底10在覆盖电极后的横截面示意图。如图4所示，在图3的半导体衬底10上表面(即，P+型第四层104的上表面)覆盖第一电极层105并在半导体衬底10下表面(B卩，N+型第一层101的下表面)覆盖第二电极层106。第一电极层105和第二电极层106可以采用导电金属材料，例如银、铜、镍、各种合金等。第一电极层105和第二电极层106可以采用蒸发、溅射等方法形成，电极层厚度可分别在Ium?5um之间。
[0046]图5为根据本发明一实施例的半导体衬底晶片的俯视图。例如，图1-4中所示的半导体衬底10可以是圆晶片。在图1至图4中所示的工艺步骤之后，可以对该圆晶片进行划片，形成单颗晶粒形式的半导体二极管芯片22。本领域技术人员可以理解，划片后形成的每个半导体二极管芯片22具有如图4中所示的多层结构。在本发明中，因为无光刻图形，所以可以更加灵活地根据不同电流能力的需求进行划片。例如，可以根据需求配置单颗晶粒的形状(例如正方形或长方形)和尺寸。
[0047]步骤三:将一个或多个半导体二极管芯片22分别夹在相邻的两块金属板24之间以形成二极管，其中半导体二极管芯片22的第一电极层105和第二电极层106分别接触相邻的两块金属板24。
[0048]图6为根据本发明一实施例的二极管的横截面示意图。将划片后形成的半导体二极管芯片22夹在金属板24之间以形成二极管20，二极管20两端的金属板24连接至电极引线26。金属板24可焊接至半导体二极管芯片22表面的电极层(第一电极层105或第二电极层106)。在一个实施例中，可根据不同耐压需求串联不同数量的半导体二极管芯片22，其中各个串联的半导体二极管芯片22的PN结方向一致。串联的半导体二极管芯片22数量越多，二极管20的反向耐压就越高。图6中示出了将8颗半导体二极管芯片22与金属板24相间地串联，但在其他实施例中，二极管20可以包含一颗或多颗半导体二极管芯片22。另外，金属板24的尺寸可以大于或等于半导体二极管芯片22的尺寸，但经过腐蚀后，金属板24的尺寸要大于半导体二极管芯片22的尺寸，以使得半导体二极管芯片22侧面比较容易进行钝化。金属板24—般是耐酸的金属，如Pb、Sn等。一方面，金属板24用于对半导体二极管芯片22进行封装；另一方面，金属板24方便于二极管22的侧面钝化并有利于平衡二极管22的电场。
[0049]图7为根据本发明一实施例的二极管20在填充钝化材料后的横截面示意图。例如，可以在如图6中形成的二极管20表面周围填充钝化材料28，以防止产生漏电。在一个实施例中，如果金属板24的尺寸大于半导体二极管芯片22的尺寸(如图6和7中所示)，则更有利的是在各个金属板24之间的空隙中填充钝化材料28。例如，可以填充玻璃粉并烧结或者其他钝化介质。
[0050]图8为根据本发明一实施例的二极管20在封装后的横截面示意图。可将图7中形成的二极管20进行封装29 (例如，塑封、固化)以形成二极管20成品。
[0051]如上所述地形成的二极管20将具有如图8所示的结构，其包括金属板24 ;以及一个或多个半导体二极管芯片22，每个半导体二极管芯片22夹在相邻的两块金属板24之间，其中每个半导体二极管芯片22具有如图4中所示的结构。S卩，每个半导体二极管芯片22包括:半导体衬底10，其中半导体衬底10包括N掺杂层和在N掺杂层之上的P掺杂层，该P掺杂层和N掺杂层之间形成PN结；以及覆盖半导体衬底10上表面的第一电极层105和覆盖半导体衬底10下表面的第二电极层106,其中第一电极层105和第二电极层106分别接触相邻的两块金属板24。在进一步的实施例中，N掺杂层可包括N+型第一层101和N-型第二层102，而P掺杂层可包括P型第三层103和P+型第四层104，其中P型第三层103与N-型第二层102之间形成PN结。
[0052]本发明通过将晶片制造和封装相结合，简化了晶片制造流程，从而降低了成本。具体而言，本发明在半导体制程中采取整片掺杂推结工艺和在封装过程中采用金属板的封装形式相结合，即在封装过程中用金属板间做钝化取代了传统半导体高压器件结构中的各种保护结构，如分压环、截止环(区)、场板、或场区氧化层等等，从而省却了半导体制造工艺中的光刻、刻蚀、氧化等流程，显著简化了半导体制造工艺流程并且大幅度降低了二极管成本。相比现有技术，本发明的台面工艺(例如，钝化物烧结)也省却了槽式结构，从而节约了有效芯片面积。在提高了芯片的有效利用率的同时，因为没有图形，还可根据实际需要进行划片，大大增加了使用的灵活性。类似于高压硅堆，封装时可根据实际需要进行管芯的串联，以实现不同的耐压需求。
[0053]上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的【具体实施方式】，上述的【具体实施方式】仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护范围之内。
【权利要求】
1.一种二极管，其特征在于，包括: 金属板；以及 一个或多个半导体二极管芯片，每个半导体二极管芯片夹在相邻的两块金属板之间，其中每个半导体二极管芯片包括: 半导体衬底，所述半导体衬底包括N掺杂层和在所述N掺杂层之上的P掺杂层，所述P掺杂层与所述N掺杂层之间形成PN结；以及 覆盖所述半导体衬底上表面的第一电极层和覆盖所述半导体衬底下表面的第二电极层，所述第一电极层和所述第二电极层分别接触相邻的两块金属板。
2.如权利要求1所述的二极管，其特征在于: 所述N掺杂层包括N+型第一层和在所述N+型第一层之上的N-型第二层， 所述P掺杂层包括P型第三层和在所述P型第三层之上的P+型第四层，其中所述P型第三层与所述N-型第二层之间形成PN结。
3.如权利要求1所述的二极管，其特征在于: 所述第一电极层和所述第二电极层分别焊接至相邻的两块金属板。
4.如权利要求1所述的二极管，其特征在于: 多个半导体二极管芯片以相同的PN结方向分别夹在相邻的两块金属板之间，且相邻的半导体二极管芯片之间为·共用的一块金属板。
5.如权利要求1所述的二极管，其特征在于，所述金属板的尺寸大于所述半导体二极管芯片的尺寸，所述二极管还包括: 在相邻金属板之间的空隙中填充的钝化材料。
6.如权利要求1所述的二极管，其特征在于，还包括: 从所述二极管最两端的金属板延伸出的电极引线。
7.如权利要求1所述的二极管，其特征在于: 所述半导体衬底是硅衬底或锗衬底。
8.如权利要求1所述的二极管，其特征在于: 所述半导体衬底的厚度在IOOum~500um之间，且电阻率在0.002 Ω ^cm~0.05 Ω *cm之间。
9.如权利要求1所述的二极管，其特征在于，还包括: 所述第一电极层和所述第二电极层的厚度分别在Ium~5um之间。
10.如权利要求1所述的二极管，其特征在于，所述第一电极层和所述第二电极层是导电金属材料，所述导电金属材料包括银、铜、镍、或合金材料。
11.一种二极管制造方法，其特征在于，包括: 步骤一:形成包括N掺杂层和在所述N掺杂层之上的P掺杂层的半导体衬底，所述P掺杂层与所述N掺杂层之间形成PN结； 步骤二:在所述半导体衬底上表面覆盖第一电极层并在所述半导体衬底下表面覆盖第二电极层以形成半导体二极管芯片；以及 步骤三:将一个或多个半导体二极管芯片分别夹在相邻的两块金属板之间，其中每个半导体二极管芯片的所述第一电极层和所述第二电极层分别接触相邻的两块金属板。
12.如权利要求11所述的二极管制造方法，其特征在于，所述步骤一还包括:在形成包括N掺杂层和在所述N掺杂层之上的P掺杂层的半导体衬底之后进行高温退火推结。
13.如权利要求11所述的二极管制造方法，其特征在于，所述步骤一还包括: 提供包括N掺杂层的半导体衬底，所述N掺杂层包括N+型第一层和在所述N+型第一层之上的N-型第二层； 对所述N-型第二层进行P型掺杂以形成P型第三层；以及 对所述P型第三层进行P+掺杂以形成P+型第四层，其中所述P掺杂层包括所述P型第三层和所述P+型第四层。
14.如权利要求11所述的二极管制造方法，其特征在于，所述步骤一还包括: 提供包括P掺杂层的半导体衬底，所述P掺杂层包括P+型第一层和在所述P+型第一层之上的P-型第二层； 对所述P-型第二层进行N型掺杂以形成N型第三层；以及 对所述N型第三层进行N+掺杂以形成N+型第四层，其中所述N掺杂层包括所述N型第三层和所述N+型第四层。
15.如权利要求11所述的二极管制造方法，其特征在于，所述步骤二进一步包括: 对覆盖了所述第一电极层和所述第二电极层的所述半导体衬底进行划片以形成半导体二极管芯片。
16.如权利要求11所述的二极管制造方法，其特征在于，所述步骤三进一步包括: 将所述第一电极层和所述第二电极层分别焊接至相邻的两块金属板。`
17.如权利要求11所述的二极管制造方法，其特征在于，所述步骤三进一步包括: 将多个半导体二极管芯片以相同的PN结方向分别夹在相邻的两块金属板之间，且相邻的半导体二极管芯片之间为共用的一块金属板。
18.如权利要求11所述的二极管制造方法，其特征在于，所述金属板的尺寸大于所述半导体二极管芯片的尺寸，所述方法还包括: 在相邻金属板之间的空隙中填充钝化材料。
19.如权利要求11所述的二极管制造方法，其特征在于，还包括: 从所述二极管最两端的金属板延伸出电极引线。
20.如权利要求11所述的二极管制造方法，其特征在于: 所述半导体衬底是硅衬底或锗衬底。
21.如权利要求11所述的二极管制造方法，其特征在于: 所述半导体衬底的厚度在IOOum~500um之间，且电阻率在0.002 Ω ^cm~0.05 Ω *cm之间。
22.如权利要求11所述的二极管制造方法，其特征在于: 所述第一电极层和所述第二电极层的厚度分别在Ium~5um之间。
23.如权利要求11所述的二极管制造方法，其特征在于，所述第一电极层和所述第二电极层是导电金属材料，所述导电金属材料包括银、铜、镍、或合金材料。
【文档编号】H01L25/07GK103715185SQ201310755008
【公开日】2014年4月9日 申请日期:2013年12月31日 优先权日:2013年12月31日
【发明者】贾文庆, 王明辉, 彭时秋 申请人:杭州士兰集成电路有限公司