负压温度不稳定性评估方法

负压温度不稳定性评估方法
【专利摘要】本发明公开了一种负压温度不稳定性评估方法。由于对CMOS器件中不同层间介质层薄膜下的均匀性进行实时电性测量得到实时电性参数，所述层间介质层位于CMOS器件各端口与金属连接层之间；根据测量得到的实时电性参数与基准工艺条件的电性参数对CMOS器件的负压温度不稳定性进行评估。由此可见，在形成完整的晶圆流片之前就可以对CMOS器件的负压温度不稳定性进行评估，因此缩短了工艺和产品的开发周期，降低了产品的开发成本。
【专利说明】
【技术领域】
[0001] 本发明属于半导体【技术领域】，具体地说，涉及一种负压温度不稳定性评估方法。 负压温度不稳定性评估方法

【背景技术】
[0002] 在半导体产品开发的过程中，一些关键工艺条件的变更除了需要检查经快速电性 测试得到的结果如开启电压、饱和电流、电阻、电容等项目外，还需要经过工艺可靠性验证。 在工艺可靠性验证中需要花费很长时间对完整流片的晶圆进行测试。因此，从一个新的工 艺条件试验到得到可靠性结果所需的总时间更长，直接造成开发周期的延长。
[0003] 图1为现有技术中现有Ml蚀刻新工艺开发过程示意图；如图1所示，对于P型 CMOS器件来说，对第一金属层Ml刻蚀新工艺的过程包括：
[0004] S101、新Ml蚀刻工艺条件晶圆流片至化学机械研磨CMP完成；
[0005] S102、Ml关键尺寸⑶、横截面轮廓和电阻值确认；
[0006] S103、形成晶圆完整流片；
[0007] S104、负压高温不稳定性可靠性测试完成；
[0008] S105、判断可靠性测试结果是否通过，如果测试通过，则新Ml蚀刻工艺验证完毕， 否则返回步骤S101。
[0009] 负压高温不稳定性（Negative BiasTemperature Instability,NBTI)主要发生在 P-M0SFET.当P-M0SFET加上比较高的负栅压，而且工作温度比较高的时候，器件的阈值会 随着工作时间加长而逐渐变大，器件的迁移率会逐渐降低而导致器件或者整个电路失效。
[0010] 在图1所示的流程图中，从步骤S101到步骤S102需要经过3天时间，从步骤S102 到步骤S103需要经过15天时间，从步骤S103到步骤S104需要经过30天时间。由此可见， 在图1所示蚀刻工艺开发的过程中，完整流片和可靠性测试花费的时间至少为45天。
[0011] 另外，如图1所示，一个新的第一金属层Ml氧化硅蚀刻工艺条件在硅片上试验后， 3天左右的时间就可以得到如关键尺寸（critical dimension,简称⑶），蚀刻轮廓以及电 阻值等在线测试数据。但是，到最后发现新的蚀刻条件因为等离子体对栅氧化硅造成的损 伤过大而导致P型CMOS器件的可靠性指标负压高温不稳定性NBTI达不到要求，从而导致 这个新的蚀刻工艺条件不能应用到产品上，这样不得不重新开始对蚀刻工艺进行调整。
[0012] 综上所述，一方面，由于需要基于完整流片的晶圆并投入较长的可靠性测试周期， 另外一方面，由于基于完整流片的晶圆，直到最后才能对P型CMOS器件的可靠性指标负压 高温不稳定性NBTI得出结论。因此直接导致工艺的开发周期较长，随之增加了产品的开发 周期以及产品的开发成本。


【发明内容】

[0013] 本发明所要解决的技术问题是提供一种负压温度不稳定性评估方法，用以缩短工 艺和产品的开发周期，降低产品的开发成本。
[0014] 为了解决上述技术问题，本发明提供了一种负压温度不稳定性评估方法对于CMOS 器件，包括：
[0015] 对CMOS器件中不同层间介质层薄膜下的均匀性进行实时电性测量得到实时电性 参数，所述层间介质层位于CMOS器件各端口与金属连接层之间；
[0016] 根据测量得到的实时电性参数与基准工艺条件的电性参数对CMOS器件的负压温 度不稳定性进行评估。
[0017] 优选地，在本发明的一实施例中，所述层间介质层包括：氮化硅层、第一氧化硅层、 第二氧化硅层。
[0018] 优选地，在本发明的一实施例中，所述氮化硅层为化学气相沉积氮化硅层，所述第 一氧化硅层为亚气压化学气相沉积氧化硅层，所述第二氧化硅层为等离子体增强化学气相 沉积氧化硅层。
[0019] 优选地，在本发明的一实施例中，所述化学气相沉积氮化硅层覆盖在CMOS器件端 口各端口表面，亚气压化学气相沉积氧化硅层填充在栅极之间的空间以防止空洞的出现， 等离子体增强化学气相沉积氧化硅层用于形成通孔，以连接CMOS器件的各端口与金属互 连层。
[0020] 优选地，在本发明的一实施例中，还包括：在层间介质层的总厚度不变的前提下， 对不同层间介质层薄膜下的均匀性进行电性测量得到电性参数进行统计分析得出相对于 基准工艺条件的变化趋势。
[0021 ] 优选地，在本发明的一实施例中，根据测量得到的实时电性参数与基准工艺条件 的电性参数数据对CMOS器件的负压温度不稳定性进行评估包括：根据电性参数的变化趋 势、所述实时电性参数对CMOS器件的负压温度不稳定性进行评估。
[0022] 优选地，在本发明的一实施例中，如果根测量得到的实时电性参数大于基准工艺 条件的电性参数，则判定对CMOS器件的负压温度不稳定性评估结果是负面的，否则，判定 对CMOS器件的负压温度不稳定性评估结果是正面的。
[0023] 优选地，在本发明的一实施例中，所述电性参数包括：开启电压、饱和电流、电阻、 电容。
[0024] 为了解决上述技术问题，本发明提供了一种新工艺的开发方法，其在形成晶圆完 整流片之前包括上述评估方法。
[0025] 与现有的方案相比，由于对CMOS器件中不同层间介质层薄膜下的均匀性进行实 时电性测量得到实时电性参数，所述层间介质层位于CMOS器件各端口与金属连接层之间； 根据测量得到的实时电性参数与基准工艺条件的电性参数对CMOS器件的负压温度不稳定 性进行评估。由此可见，在形成完整的晶圆流片之前就可以对CMOS器件的负压温度不稳定 性进行评估，因此缩短了工艺和产品的开发周期，降低了产品的开发成本。

【专利附图】

【附图说明】
[0026] 图1为现有技术中现有Ml蚀刻新工艺开发过程示意图；
[0027] 图2为本申请实施例一负压温度不稳定性评估方法流程示意图；
[0028] 图3为应用图2所示实施例统计得到的实时电性参数的变化趋势。

【具体实施方式】
[0029] 以下结合附图和优选实施例对本发明的技术方案进行详细地阐述。应该理解，以 下列举的实施例仅用于说明和解释本发明，而不构成对本发明技术方案的限制。
[0030] 本发明下述实施例中，由于对CMOS器件中不同层间介质层薄膜下的均匀性进行 实时电性测量得到实时电性参数，所述层间介质层位于CMOS器件各端口与金属连接层之 间；根据测量得到的实时电性参数与基准工艺条件的电性参数对CMOS器件的负压温度不 稳定性进行评估。由此可见，在形成完整的晶圆流片之前就可以对CMOS器件的负压温度不 稳定性进行评估，因此缩短了工艺和产品的开发周期，降低了产品的开发成本。
[0031] 本申请的核心思想:
[0032] 本申请下述实施例提供的负压温度不稳定性评估方法，其核心思想在于，对CMOS 器件来说，包括：
[0033] 对CMOS器件中不同层间介质层薄膜下的均匀性进行实时电性测量得到实时电性 参数，所述层间介质层位于CMOS器件各端口与金属连接层之间；
[0034] 根据测量得到的实时电性参数与基准工艺条件的电性参数对CMOS器件的负压温 度不稳定性进行评估。
[0035] 需要说明的是，下述实施例中，具体以P型CMOS器件为例对本申请的上述核心思 想进行说明，但是，对于本领域普通技术人员来说，本申请的上述核心思想不局限于应用与 P型CMOS器件，也可以应用到其他半导体器件比如包括但不局限于N型CMOS器件，详细在 此不再赘述。
[0036] 下述实施例中，电性参数具体以饱和电流为例进行说明，但是，对于本领域普通技 术人员来说，电性参数还可以包括但不局限于开启电压、电阻、电容等，详细不再赘述。
[0037] 图2为本申请实施例一负压温度不稳定性评估方法流程示意图；如图2所示，对于 P型CMOS器件来说，其包括如下流程：
[0038] S201、对P型CMOS器件中不同层间介质层薄膜下的均匀性进行实时电性测量得到 实时电性参数，所述层间介质层位于P型CMOS器件各端口与金属连接层之间；
[0039] 本实施例中，P型CMOS器件各端口包括但不局限于栅、源、漏、衬底等。层间介质 层是将CMOS器件的栅、源、漏、衬底等各端口埋植起来。
[0040] 本实施例中，对于P型CMOS器件来说，所述层间介质层包括但不局限于氮化硅层、 第一氧化娃层、第二氧化娃层。具体地，所述氮化娃层为化学气相沉积氮化娃层，所述第一 氧化硅层为亚气压化学气相沉积氧化硅层，所述第二氧化硅层为等离子体增强化学气相沉 积氧化硅层。优选地，所述化学气相沉积氮化硅层覆盖在CMOS器件端口各端口表面，其物 理特性如拉应力直接影响CMOS器件的特性。亚气压化学气相沉积氧化硅层填充在栅极之 间的空间以防止空洞的出现，等离子体增强化学气相沉积氧化硅层具有更大的机械强度用 于形成通孔，以连接CMOS器件的各端口与金属互连层。
[0041] S202、根据测量得到的实时电性参数与基准工艺条件的电性参数对P型CMOS器件 的负压温度不稳定性进行评估。
[0042] 本实施例中，对于P型CMOS来说，正因为层间介质层所处位置的特殊性，无论是前 段工艺还是后段工艺对CMOS器件的影响都会与这个层次发生关联。比如在后段金属连接 的等离子体蚀刻工艺中，等离子体中的高能量电子可以穿过层间介质层对CMOS器件的栅 氧层造成损伤，这种损伤直接造成器件可靠性的退化，它同时也可以通过对P型CMOS器件 饱和电流的片内均匀性这一电性参数的测量表现出来。因此，在可靠性评估时，若在层间介 质层的总厚度不变的前提下，对不同层间介质层薄膜下的均匀性进行电性测量得到电性参 数进行统计分析得出相对于基准工艺条件的变化趋势。根据实时电性参数的变化趋势、所 述实时电性参数对CMOS器件的负压温度不稳定性进行评估。在具体评估时，如果根测量得 到的实时电性参数大于基准工艺条件的电性参数，则判定对CMOS器件的负压温度不稳定 性评估结果是负面的，否则，判定对CMOS器件的负压温度不稳定性评估结果是正面的。
[0043] 图3为应用图2所示实施例统计得到的实时电性参数的变化趋势；如图3所示，其 针对两种新工艺：新工艺一和新工艺二，新工艺一是一种针对栅氧工艺条件进行改善后的 新的栅氧化层生长工艺，主要是通过对生长速度和热退火等关键点进行优化提高了栅氧化 层的质量。新工艺二是后段第一层金属层Ml等离子体蚀刻的新条件，相对于基准条件的变 化主要是蚀刻过程中的等离子体能量大大增加。
[0044] 无论是上述哪种新工艺，在层间介质层总厚度保持3000埃的条件下，以等离子体 增强化学气相沉积氧化硅层为例，当该氧化硅层厚度逐渐变大时，P型CMOS器件饱和电流 的片内均匀性逐渐变差，表明等离子体对P型CMOS器件的损伤变大。
[0045] 新工艺条件一的趋势图位于于基准条件趋势图的下方，这表明在同样的层间介质 层薄膜下，新工艺条件下的P型CMOS器件抵抗电子损伤的能力更强，因此负压温度不稳定 性可靠性更好。相反，新工艺条件二的趋势图位于基准条件趋势图的上方，即同样层间介质 层薄膜下其P型CMOS器件抵抗电子损伤的能力变差，因此负压温度不稳定性可靠性较差。
[0046] 对于新工艺一来说，通过本申请的评估方法，发现改善后的栅氧工艺使得P型 CMOS器件的负压温度不稳定性寿命从基准的12. 4年提高到了 20. 2年。
[0047] 对于新工艺一来说，通过本申请的评估方法，发现等离子体能量提高后的蚀刻工 艺使得P型CMOS器件的负压温度不稳定性寿命从基准的12. 4年退化到了 7. 9年，其原因就 是等离子体能量增大后有更多的高能电子穿透CMOS器件的栅氧层对其造成更大的损伤， 从而使CMOS器件的可靠性退化。
[0048] 本申请实施例还提供了一种新工艺的开发方法，其在形成晶圆完整流片之前包括 上述图2任意所述的评估方法，详细不再赘述。
[〇〇49] 上述说明示出并描述了本发明的若干优选实施例，但如前所述，应当理解本发明 并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、 修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识 进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发 明所附权利要求的保护范围内。
【权利要求】
1. 一种负压温度不稳定性评估方法，其特征在于，对于CMOS器件，包括： 对CMOS器件中不同层间介质层薄膜下的均匀性进行实时电性测量得到实时电性参 数，所述层间介质层位于CMOS器件各端口与金属连接层之间； 根据测量得到的实时电性参数与基准工艺条件的电性参数对CMOS器件的负压温度不 稳定性进行评估。
2. 根据权利要求1所述的方法，所述层间介质层包括：氮化硅层、第一氧化硅层、第二 氧化硅层。
3. 根据权利要求2所述的方法，其特征在于，所述氮化硅层为化学气相沉积氮化硅层， 所述第一氧化硅层为亚气压化学气相沉积氧化硅层，所述第二氧化硅层为等离子体增强化 学气相沉积氧化娃层。
4. 根据权利要求1所述的方法，其特征在于，所述化学气相沉积氮化硅层覆盖在CMOS 器件端口各端口表面，亚气压化学气相沉积氧化硅层填充在栅极之间的空间以防止空洞的 出现，等离子体增强化学气相沉积氧化硅层用于形成通孔，以连接CMOS器件的各端口与金 属互连层。
5. 根据权利要求1所述的方法，其特征在于，还包括：在层间介质层的总厚度不变的前 提下，对不同层间介质层薄膜下的均匀性进行电性测量得到电性参数进行统计分析得出相 对于基准工艺条件的变化趋势。
6. 根据权利要求5所述的方法，其特征在于，根据测量得到的实时电性参数与基准工 艺条件的电性参数数据对CMOS器件的负压温度不稳定性进行评估包括：根据电性参数的 变化趋势、所述实时电性参数对CMOS器件的负压温度不稳定性进行评估。
7. 根据权利要求1所述的方法，其特征在于，如果根测量得到的实时电性参数大于基 准工艺条件的电性参数，则判定对CMOS器件的负压温度不稳定性评估结果是负面的，否 贝1J，判定对CMOS器件的负压温度不稳定性评估结果是正面的。
8. 根据权利要求1-7任意所述的方法，其特征在于，所述电性参数包括：开启电压、饱 和电流、电阻、电容。
9. 一种新工艺的开发方法，其特征在于，在形成晶圆完整流片之前包括权利要求1-7 任意所述的方法。
【文档编号】H01L21/66GK104091770SQ201410357130
【公开日】2014年10月8日 申请日期:2014年7月25日 优先权日:2014年7月25日
【发明者】罗飞 申请人:上海华力微电子有限公司