一种肖特基二极管及其制造方法
【专利摘要】本发明提供了一种肖特基二极管及其制造方法。该肖特基二极管主要通过在半导体层上形成上宽下窄的沟槽结构，可以有效调制肖特基金属倾斜槽面下的二维电子气浓度，增大肖特基势垒宽度和势垒高度，从而减小反向漏电。同时还可以有效改善电场在沟槽边缘的集中效应，并提高器件的击穿电压。
【专利说明】一种肖特基二极管及其制造方法
【技术领域】
[0001]本发明属于半导体【技术领域】，具体地，涉及一种基于异质结的肖特基二极管，以及该肖特基二极管的制造方法，尤其是通过在半导体层上形成上宽下窄的沟槽(trench)结构，可以有效调制肖特基金属倾斜槽面下的二维电子气浓度，增大肖特基势垒宽度和势垒高度，从而减小反向漏电。同时还可以有效改善电场在沟槽(trench)边缘的集中效应,并提高器件的击穿电压。
【背景技术】
[0002]在高压开关应用领域中，希望二极管反向漏电小，反向耐压大，正向导通压降小。在多种基于宽禁带半导体材料的功率电子器件中，GaN基肖特基二极管近年来逐渐成为研究热点。GaN肖特基二极管同时具有高击穿电压、低开启电压和很小的反向恢复时间等优异特性。目前，人们已经可以在异质或同质衬底的外延片上成功制备GaN肖特基二极管；现有器件也表现出了良好的性能。但是其反向漏电仍比较大，一般比pn 二极管要大2?3个量级，反向击穿电压也并没有达到理论值，一般只有理论值的30%?50%左右。
[0003]为了改善上述问题，有人提出了一种采用二维电子气和垂直的沟槽(trench)结构解决方案来减小导通电阻(US8237198B2)，如图1所示。在该结构中，阳极金属27采用T型的结构,其中垂直部分31深入到二维电子气26中，以此减少阴极27和阳极28之间的电阻，而水平部分41则设置在半导体结构上方，并且与半导体层24之间设置了一层钝化层120，使该水平部分41起到了场板的作用，在反偏电压下，可以加速二维电子气沟道中的电子耗尽，从而增加了击穿电压。同时针对此设计还提出了几种改进方案，比如采用阶梯形阳极金属栅结构提高击穿电压如图2A所示；采用侧墙钝化层结构减小漏电流提高击穿电压如图2B所示等等。
[0004]然而，在上述解决方案中，虽然通过增加场板等方式，可以从理论上提高管子在关断状态下的击穿电压，但是在实际应用中，这些制作在垂直沟槽(trench)中的T型金属栅，由于存在电场在沟槽(trench)边缘的集中效应，导致管子在施加反向电压时，金属与二维电子气沟道接触的肖特基势垒宽度被减小，从而增大了反向漏电流并降低了击穿电压，使得管子的击穿电压并没有达到最优。一般在AlGaN/GaN异质结构中，二维电子气的电子体浓度可以超过11Vcm3，当肖特基金属直接与其接触时，其肖特基势垒宽度(SBW)将非常小(?5nm)。在反偏电压作用下其SBW将进一步被压缩，可以达到2nm(SBW')左右，如图3所示。而隧穿电流是随势垒宽度的减小成指数上升的，在2nm的这样一个势垒宽度下隧穿电流将变得不可忽略，成为反向漏电的主要组成部分。
[0005]因此，既保留垂直沟槽(trench)与二维电子气接触带来的低导通电阻，又降低隧穿电流引起的反向漏电增大，并减少边缘集中效应对击穿电压的影响，成了现有技术中的一个难题。
【发明内容】
[0006]有鉴于此，本发明的目的在于提出一种新的肖特基二极管结构，通过将阳极金属沉积在上宽下窄的沟槽中，使得沟槽侧面具有与底面成钝角的斜面，并且该钝角需要大于110度小于180度。一般情况下第二类半导体(如AlGaN)的厚度小于5nm时，其极化效应将不足以在第一类半导体和第二类半导体的界面处产生二维电子气。也就是说如果沟槽侧面与底面所夹钝角大于110度时将等价于使其肖特基势垒宽度增加2nm以上，已经可以开始有效的降低隧穿电流。同时该斜场板结构降低了沟槽(trench)中电场在阳极金属边缘的集中效应，从而提高了器件的击穿电压。同时，由于阳极沟槽(trench)的侧壁倾斜，与侧壁接触的半导体层(如AlGaN)厚度向下逐渐减小，而二维电子气浓度受半导体层厚度的影响，半导体层越薄则二维电子气浓度越小。因此本发明所述的上宽下载的倒梯形结构可以有效的降低与肖特基金属接触的二维电子气的浓度，从而增大肖特基势垒宽度(SBW”)。而SBW越大，反偏电压(阳极相对阴极施加负电压)下电子的隧穿几率越小，隧穿漏电流也就越小。除此之外，由于镜像势的影响，肖特基势垒宽度的增加将使得有效的肖特基势垒高度(SBH')增加，如图4所示。而对于热电子发射漏电而言，SBH'的增大，将使得热电子跃迁势垒的几率成指数规律减小，从而降低了反向漏电的另一个重要组成部分——通过热电子发射的漏电流。当外加反向偏压进一步增大的时候，场板下的二维电子气将被耗尽，形成耗尽层，该耗尽层随着反向偏压的增大而展宽，从而使得器件能够有更高的耐压。通过增加阳极沟槽(trench)侧壁与底部所夹的倾斜角度，对其下的第二类半导体层厚度进行调制，进而控制第二类半导体与第一类半导体界面处形成的二维电子气的浓度及分布，增大阳极金属与二维电子气沟道接触的肖特基势垒的宽度和高度，最终得以减小器件反向漏电流，并提高击穿电压。另一方面，在正向偏压下(阳极相对阴极施加正电压)，阳极侧壁下的二维电子气在正偏压的作用下得以累积并恢复，使得阳极金属与二维电子气沟道接触的肖特基势垒的宽度和高度得以减小和降低，从而降低正向导通电阻并使得正向导通电流迅速的增大。因此本发明所述的肖特基二极管在保留了二维电子气沟道+沟槽(trench)结构所带来的降低肖特基二极管正向导通电阻的正面作用的同时，又可以通过倾斜侧壁对其下二维电子浓度的调制达到增加SBW和SBH，抑制方向偏压下的隧穿电流和热发射电流，减小反向漏电和增大反向耐压。从而解决了现有技术中因阳极金属与高浓度二维电子气沟道接触导致肖特基势垒宽度减薄，使得反向漏电流增大，击穿电压降低的问题。
[0007]根据本发明的目的提出了一种肖特基二极管，包括:
[0008]衬底；
[0009]位于所述衬底上的第一类半导体层；
[0010]位于所述第一类半导体层上的第二类半导体层，所述第一类半导体的禁带宽度小于所述第二类半导体的禁带宽度，在该第一类半导体和第二类半导体的交界面处存在二维电子气;
[0011]位于所述第二类半导体层上的阴极，所述阴极与第二类半导体层为欧姆接触；
[0012]在所述第二类半导体层中存在上宽下窄的沟槽结构，所述沟槽结构位于所述阴极之间；
[0013]阳极，位于所述沟槽结构上且与所述第二类半导体层为肖特基接触。
[0014]优选的，所述沟槽结构的侧面与底面的夹角为钝角，钝角大于等于110度小于180度。
[0015]优选的，所述阴极为环形、叉指或岛状拓扑结构。
[0016]优选的，所述沟槽结构侧面为倒梯形或上凸弧形或下凹弧形或其组合。
[0017]优选的，所述沟槽结构底部可以是未达到或达到或超过所述交界面。
[0018]优选的，所述沟槽结构的的侧壁上沉积有钝化层，钝化层可以是氮化硅，二氧化硅，氮氧化硅，氧化铝或其组合。
[0019]优选的，所述第二类半导体层的表面沉积有钝化层，钝化层可以是氮化硅，二氧化硅，氮氧化硅，氧化铝或其组合。
[0020]优选的，所述第二类半导体层的表面设有GaN冒层。
[0021 ] 优选的，在所述第一类半导体层和第二类半导体层之间引入AlN插入层。
[0022]优选的，在所述衬底和所述第一类半导体层之间引入缓冲层作为过渡层。
[0023]优选的，在所述第一类半导体层下面进一步引入一层AlGaN背势垒层。
[0024]优选的，所述第一类半导体层可以是GaN，所述第二类半导体层可以是AlGaN或InAIN。
[0025]优选的，所述第二类半导体层由两层或多层半导体层组成。
[0026]优选的，所述第二类半导体层中含有铝，所述两层或多层半导体层的顶层的铝组分高于下层的铝组分。
[0027]优选的，所述第二类半导体层中掺杂有硅，所述两层或多层半导体层的顶层的硅的掺杂浓度高于下层的硅的掺杂浓度。
[0028]优选的，所述第一类半导体层下面设有AlGaN背势垒层，所述第二类半导体层为两层或多层结构，该两层或多层结构的底层为含有较低Al组分的AlGaN层，其铝组分浓度与AlGaN背势垒层相等或接近，并且该第二类半导体层中的顶层铝组分相比较底层或AlGaN背势垒层具有较大的铝组分。
[0029]根据本发明另一目的提出的一种如上所述的肖特基二极管的制造方法，至少包括以下步骤:
[0030]S1:在所述衬底上依次沉积所述第一半导体层和所述第二半导体层；
[0031]S2:在所述第二半导体层上形成所述阴极；
[0032]S3:在所述第二半导体层上形成所述的上宽下窄的沟槽结构；
[0033]S4:在所述沟槽结构上形成所述阳极。
【专利附图】
【附图说明】
[0034]相信通过以下结合附图对本发明【具体实施方式】的说明，能够使人们更好地了解本发明上述的特点、优点和目的，其中:
[0035]图1为现有技术中的肖特基二极管结构示意图。
[0036]图2A-2B为图1中肖特基二极管结构的几种改进结构示意图。
[0037]图3为AlGaN/GaN异质结构中肖特基势垒宽度示意图。
[0038]图4为在镜像势影响下的肖特基势垒宽度和势垒高度之间的关系示意图。
[0039]图5a为本发明第一实施方式下的肖特基二极管结构示意图。
[0040]图5b为图5a中阳极金属的示意图。
[0041]图5c_5e为图5a中阴极金属的示意图。
[0042]图6为本发明第二实施方式下的肖特基二极管结构示意图。
[0043]图7为本发明第三实施方式下的肖特基二极管结构示意图。
[0044]图8为本发明第四实施方式下的肖特基二极管结构示意图。
[0045]图9为本发明第五实施方式下的肖特基二极管结构示意图。
[0046]图10为本发明第六实施方式下的肖特基二极管结构示意图。
[0047]图11为本发明第七实施方式下的肖特基二极管结构示意图。
[0048]图12为本发明第八实施方式下的肖特基二极管结构示意图。
[0049]图13为本发明第九实施方式下的肖特基二极管结构示意图。
[0050]图14为本发明第十实施方式下的肖特基二极管结构示意图。
【具体实施方式】
[0051]下面就结合附图对本发明的技术方案做详细介绍。
[0052]请参见图5a，图5a是本发明第一实施方式下的肖特基二极管结构示意图。
[0053]其中最下面一层为衬底I,衬底I可以是GaN，Si，蓝宝石，碳化硅，SOI中的一种或其组合，也可以是其他半导体材料；在衬底I上生长第一类半导体层2，在第一类半导体层2上生长第二类半导体层3，第一类半导体层的禁带宽度小于第二类半导体层的禁带宽度，第一类半导体层可以是GaN或其他禁带宽度相对较窄的半导体材料或其组合，第二类半导体层为AlGaN，InAlN或其他禁带宽度较宽的半导体材料或其组合，在第一类半导体层中且与第二类半导体层的交界面处可以形成二维电子气6 ;该第一类半导体层2和第二类半导体层3构成了该肖特基二极管的半导体结构。
[0054]在第二类半导体层3上形成阴极4，该阴极4主要由阴极金属构成，阴极金属与半导体层形成欧姆接触，阴极金属为单层金属或者多层混合金属，该阴极金属可以深入到二维电子气中，在正向导通时能够具有较小的导通电阻。该阴极金属为环形、叉指或岛状拓扑结构，在图示的结构中，可以看作是沿阴极金属的径向进行切割后形成的剖面侧视图。
[0055]在阴极金属之间的半导体层中形成上宽下窄的沟槽结构，在制作沟槽时，可以通过各项异性的刻蚀手段，控制纵向和横向的刻蚀速率，使纵向刻蚀速率大于横向刻蚀速率即可，也可以通过湿法腐蚀工艺形成，或者是通过其他工艺形成，沟槽的具体深度可按照设计要求而定，该沟槽结构的底部可以接近该二维电子气所处的交界面，也可以达到或超过该交界面；
[0056]该沟槽区域定义为阳极所在的区域，并在该构成区域形成阳极金属5，阳极金属与半导体层形成肖特基接触，阳极金属可以是单层金属或者多层混合金属，阳极金属的材质可以为Ni，Ti，Cr，NiCr, Ge, Pt，Cu中的一种或其组合，或者是其他单层或多层混合金属；
[0057]如图5a中所示，阳极金属5包括形成在沟槽内的斜面部分和形成在沟槽外的平面部分，沟槽的侧面与沟槽的底面形成钝角Θ (图5b)，Θ角度大于110度小于180度。需要指出的是，在实际生产中，沟槽各个面的折角处不一定成标准的几何折角，也可以是一个具有一定弧度的圆角。与现有技术中的垂直沟槽相比，这种具有大角度的倾斜沟槽能够使得倾斜的金属槽面下的第二类半导体层的厚度呈现出渐变的形状，进而调制其下的二维电子气浓度，增大肖特基势垒宽度(SBW)和势垒高度(SBH)，从而减小反向偏压下的隧穿电流和热电子发射电流，使得肖特基二极管的反向漏电整体减小。同时该形状可以在各个不同方向的交接处具有更平缓的转变，避免了出现尖锐的折角，因而可以降低电场在这些突变处的集中效应，有利于进一步提高击穿电压。除此之外，这种倾斜的槽面，本身在水平方向上产生了一定的分量，与现有技术相比，可以把沟槽内斜面部分的阳极金属看做是一个倾斜的场板，配合水平部分阳极金属固有的场板能力，进一步调制了在反向电压下形成的电子耗尽区宽度，进一步增大了反向击穿电压，为了提高半导体晶圆材料的有效利用率并适配不同的封装结构，二极管可以被设计成为各种不同的拓扑结构，如图5c、5d、5e分别是阴极为环形、叉指或岛状拓扑结构的二极管结构俯视示意图。
[0058]图6为本发明第二实施方式下的肖特基二极管结构示意图，在该第二实施方式中，将第二类半导体层设计成具有两层或多层半导体组成，这些半导体层可以为含铝的半导体层，比如AlGaN，也可以在这些半导体层中掺杂硅。其中当该第二半导体层中含有铝时，其两层或多层半导体层的顶层的铝组分高于下层的铝组分；而当第二类半导体层中掺杂有娃时，其两层或多层半导体层的顶层的娃的掺杂浓度高于下层的娃的掺杂浓度。在本发明中，使用二维电子气6作为导通阴极金属4和阳极金属5的通道，相比于普通的pn结半导体导电机制，具有更小的导通电阻。然而高浓度的二维电子气与阳极金属形成的肖特基接触具有较薄的肖特基势垒宽度导致反向漏电增大及反向击穿电压降低。因此本发明在第二类半导体层中，引入多层结构来对倾斜沟槽侧面下的二维电子气做更进一步的调制。图6中以两层为例，实施不同的掺杂浓度(或不同的铝组分)，形成高浓度(或高铝组分)区31和低浓度(低铝组分)区32，其中低浓度(低铝组分)区32位于与第一类半导体层的交界处，其杂质掺杂浓度或铝组分小于高浓度(或高铝组分)区31，这样一来，当形成上宽下窄的沟槽结构时，在靠近阳极金属与二维电子气沟道接触处只保留了低浓度(低铝组分)区32，具有较低浓度的二维电子气则更易被耗尽形成宽肖特基势垒，从而抑制了二极管的反向偏压下的漏电流，提高管子的击穿电压。当该第二类半导体层具有2层以上的多层结构时，只要保证位于顶层(顶层和底层的定义以图示中相对第一类半导体的方向而言)的杂质掺杂浓度或铝组分高于位于底层的杂质掺杂浓度或铝组分即可。
[0059]图7为本发明第三实施方式下的肖特基二极管结构示意图，在该第三实施方式中，在第二类半导体层表面引入钝化层7。钝化层可以是氮化硅，二氧化硅，氮氧化硅，氧化铝等或其组合，或者是其他介质层等；钝化层可以有效抑制半导体层表面的缺陷和表面态引起的动态性能退化的效应，降低表面态和缺陷对器件特性的影响，并且可以保护半导体表面在工艺过程中免受污染和损伤。
[0060]图8为本发明第四实施方式下的肖特基二极管结构示意图，在该第四实施方式中，在沟槽结构的侧壁上沉积有钝化层，钝化层可以是氮化硅，二氧化硅，氮氧化硅，氧化铝或其组合。该钝化层不仅可以避免阳极金属对各个半导体层的横向污染，而且还可以进一步减小肖特基二极管的反向漏电流。
[0061]图9为本发明第五实施方式下的肖特基二极管结构示意图，在该第五实施方式中，沟槽两边斜面是下凹弧状曲面。曲面形的斜边与沟槽底部可以形成更好的平滑过渡，使得拐角处的电场集中效应得到更好的改善，进一步提高击穿电压。当然该沟槽的两边斜面也可以是上凸弧形或上凸弧形与下凹弧形的组合曲面。
[0062]图10为本发明第六实施方式下的肖特基二极管结构示意图，在该第六实施方式中，在第二类半导体层表面引入了 GaN冒层8。由于第二类半导体层表面的缺陷和表面态密度较大，会俘获很多电子，会对其下的二维电子气产生影响，降低器件的动态特性及可靠性。通过在势垒层表面生长一层GaN作为保护层可以有效减小势垒层材料表面的缺陷和表面态对器件特性的影响。
[0063]图11为本发明第七实施方式下的肖特基二极管结构示意图，在该第七实施方式中，在第一类半导体层和第二类半导体层之间引入AlN插入层9。因为AlN的禁带宽度非常高，可以更有效地将电子限制在异质结势井中，提高了二维电子气的浓度；A1N插入层还将导电沟道与第二类半导体层隔离开，减小了第二类半导体层对电子的合金散射，从而提高电子的迁移率，使得器件整体特性得以提高。
[0064]图12为本发明第八实施方式下的肖特基二极管结构示意图，在该第八实施方式中，在衬底上引入缓冲层(buffer) 10作为过渡层。由于衬底层I和第一类半导体层之间存在较大的晶格失配，导致第一类半导体层内产生大量缺陷和位错，影响肖特基二极管漏电及击穿特性，引入缓冲层(buffer)作为生长材料时衬底层I和第一类半导体层之间的过渡层，可以减小缺陷和位错，形成高质量的第一类半导体层。
[0065]图13为本发明第九实施方式下的肖特基二极管结构示意图，该实施方式是在第八实施方式的基础上，在第一类半导体层下面进一步引入一层AlGaN背势垒层11。AlGaN具有比GaN更大的禁带宽度，引入AlGaN背势垒层11可以对第一类半导体层中的二维电子气沟道起到更好的限制作用。在外加反偏电压作用下，电子会从阳极通过缓冲层lO(buffer)泄漏到阴极，从而增大肖特基二极管的反向漏电。通过引入AlGaN背势垒层可以限制电子进入缓冲层(buffer),从而降低通过buffer泄漏的反向漏电流。
[0066]图14为本发明第十实施方式下的肖特基二极管结构示意图，该第十实施方式是在第九实施方式的基础上，使第二类半导体层3为两层或多层结构，同时使得该两层或多层结构的底层为含有较低Al组分的AlGaN层12，其铝组分浓度与背势垒层11相等或接近，并且该第二类半导体层3中的顶层半导体层的铝组分相比较底层的AlGaN层12或背势垒层11具有较大的铝组分。一般而言，背势垒层的铝组分会设置的比较低。如果提高背势垒层11的铝组分，则可以增加其势垒高度，更好的将二维电子气限制在结面沟道附近，并更加有效的降低通过buffer层泄漏的反向漏电流。但是过高的铝组分浓度会耗尽二维电子气，降低二维电子气的浓度不利于减小肖特基二极管正向的导通电阻。而引入与背势垒层具有相当或接近的铝组分的AlGaN层12后，可以抵消较高铝组分的背势垒AlGaN层11对二维电子气的耗尽作用，此时二维电子气的浓度主要决定于具有更高铝组分的AlGaN层3，因此采用图14所示的结构，可以使用较高铝组分的背势垒AlGaN层11进一步的限制buffer漏电，同时还能保持很小的正向的导通电阻。
[0067]以上虽然通过一些示例性的实施例对本发明的肖特基二极管结构以及用于制造肖特基二极管结构的方法进行了详细的描述，但是以上这些实施例并不是穷举的，本领域技术人员可以在本发明的精神和范围内实现各种变化和修改。因此，本发明并不限于这些实施例，本发明的范围仅以所附权利要求书为准。例如本专利也可以用于其他二极管结构中，如Si 二极管，GaAs 二极管，SiC 二极管等，本发明对此没有任何限制。
【权利要求】
1.一种肖特基二极管，其特征在于，所述肖特基二极管包括: 衬底； 位于所述衬底上的第一类半导体层； 位于所述第一类半导体层上的第二类半导体层，所述第一类半导体的禁带宽度小于所述第二类半导体的禁带宽度，在该第一类半导体和第二类半导体的交界面处存在二维电子气; 位于所述第二类半导体层上的阴极，所述阴极与第二类半导体层为欧姆接触； 在所述第二类半导体层中存在上宽下窄的沟槽结构，所述沟槽结构位于所述阴极之间； 阳极，位于所述沟槽结构上且与所述第二类半导体层为肖特基接触。
2.根据权利要求1所述的肖特基二极管，其特征在于:所述阴极为环形、叉指或岛状拓扑结构。
3.根据权利要求1所述的肖特基二极管，其特征在于:所述沟槽结构的侧面与底面的夹角为钝角，钝角大于等于110度小于180度。
4.根据权利要求1所述的肖特基二极管，其特征在于:所述沟槽结构侧面为倒梯形或上凸弧形或下凹弧形或其组合。
5.根据权利要求1所述的肖特基二极管，其特征在于:所述沟槽结构底部可以是未达到或达到或超过所述交界面。
6.根据权利要求1所述的肖特基二极管，其特征在于:所述沟槽结构的的侧壁上沉积有钝化层，钝化层可以是氮化硅，二氧化硅，氮氧化硅，氧化铝或其组合。
7.根据权利要求1所述的肖特基二极管，其特征在于:所述第二类半导体层的表面沉积有钝化层，钝化层可以是氮化硅，二氧化硅，氮氧化硅，氧化铝或其组合。
8.根据权利要求1所述的肖特基二极管，其特征在于:所述第二类半导体层的表面设有GaN冒层。
9.根据权利要求1所述的肖特基二极管，其特征在于:在所述第一类半导体层和第二类半导体层之间引入AlN插入层。
10.根据权利要求1所述的肖特基二极管，其特征在于:在所述衬底和所述第一类半导体层之间弓I入缓冲层作为过渡层。
11.根据权利要求10所述的肖特基二极管，其特征在于:在所述第一类半导体层下面进一步引入一层AlGaN背势垒层。
12.根据权利要求1所述的肖特基二极管，其特征在于:所述第一类半导体层可以是GaN，所述第二类半导体层可以是AlGaN或InAIN。
13.根据权利要求1-12所述的肖特基二极管，其特征在于:所述第二类半导体层由两层或多层半导体层组成。
14.根据权利要求13所述的肖特基二极管，其特征在于:所述第二类半导体层中含有铝，所述两层或多层半导体层的顶层的铝组分高于下层的铝组分。
15.根据权利要求13所述的肖特基二极管，其特征在于:所述第二类半导体层中掺杂有娃，所述两层或多层半导体层的顶层的娃的掺杂浓度高于下层的娃的掺杂浓度。
16.根据权利要求1所述的肖特基二极管，其特征在于:所述第一类半导体层下面设有AlGaN背势垒层，所述第二类半导体层为两层或多层结构，该两层或多层结构的底层为含有较低Al组分的AlGaN层，其铝组分浓度与AlGaN背势垒层相等或接近，并且该第二类半导体层中的顶层铝组分相比较底层或AlGaN背势垒层具有较大的铝组分。
17.—种如权利要求1所述的肖特基二极管的制造方法，其特征在于，至少包括以下步骤: 51:在所述衬底上依次沉积所述第一半导体层和所述第二半导体层； 52:在所述第二半导体层上形成所述阴极； 53:在所述第二半导体层上形成所述的上宽下窄的沟槽结构； 54:在所述沟槽结构上形成所述阳极。
【文档编号】H01L21/329GK104134704SQ201410395066
【公开日】2014年11月5日 申请日期:2014年8月12日 优先权日:2014年8月12日
【发明者】陈洪维, 邓光敏, 刘飞航 申请人:苏州捷芯威半导体有限公司