一种led芯片的制作方法
【专利摘要】本发明涉及一种高光效、低光衰以及高封装良率LED芯片，其层结构依次包括衬底（1）、缓冲层（2）、N型层（3）、N型分别限制层（4）、发光区层（5）、P型分别限制层（6）、P型层（7）、P型欧姆接触层（8）、光穿透层（9）、二氧化硅层（10）、金属层（11），其特征在于：该芯片蚀刻成梯台结构并形成环状N型电极和P型电极，P型电极被环状N型电极包围，所述环状N型电极和所述P型电极与PCB板连接的焊锡面处于同一水平面。本发明由于芯片结构包括N型电极和P型电极，使得PN电极层面积最大，得到最大注入电流，提升发光效率。
【专利说明】—种LED芯片
【技术领域】
[0001]本发明申请为申请日2011年12月29日，申请号为:201110451883.4，名称为“一种高光效、低光衰以及高封装良率LED芯片”的发明专利申请的分案申请。本发明涉及一种LED芯片，尤其是涉及一种高光效、低光衰以及高封装良率LED芯片。
【背景技术】
[0002]使用蓝宝石衬底其优点是化学稳定性好，不吸收可见光、价格适中、制造技术相对成熟，因此成为用于GaN生长最普遍的衬底。在LED的封装过程中，都把蓝宝石衬底面直接固定在散热板上。在LED的工作过程中，其发光区是器件发热的根源。由于蓝宝石衬底本身是一种绝缘体材料，且导热性能比GaN材料较差，所以对这种正装的LED器件其工作电流都有一定的限制，以确保LED的发光效率和工作寿命。为改善器件的散热性能，人们设计了一种LED芯片结构，即倒装结构的LED芯片。
[0003]另外,传统的蓝宝石衬底的GaN芯片的结构，电极刚好位于芯片的出光面。由于P-GaN层有限的电导率，因此要求在P-GaN层表面沉淀一层用于电流扩散的金属层，这个电流扩散层由Ni和Au组成，会吸收部分光，从而降低出光效率。如果将芯片倒装，那么电流扩散层(金属反射层)就成为光的反射层，这样光可通过蓝宝石衬底发射出去，从而提高出光效率。
[0004]自从提出芯片的倒装设计之后，人们针对其可行性进行了大量的研究和探索。由于LED芯片设计的局限性，封装良率一直很低，原因如下:第一、N型电极区域相对小，很难与PCB板的相应区域对位；第二、N型电极位置比P型电极位置高很多，很容易造成虚焊、脱焊情形；第三、为制作N型电极，往往要人为地去掉很大一部分有源区，这样大大地减少了器件的发光面积，直接影响了 LED发光效率。
[0005]再者，虽然LED的发光效率已经超过日光灯和白炽灯，但商业化LED发光效率还是低于钠灯(1501m/W)。那么，哪些因素影响LED的发光效率呢？就白光LED来说，其封装成品发光效率是由内量子效率，电注入效率，提取效率和封装效率的乘积决定的。
如图32所示，利用MOCVD、VPE、MBE或LPE技术在衬底30上生长器件(如LED、LD等)结构，从上至下依次分别为衬底30、N型材料层31、发光区32、P型材料层33、P型电极34、P级焊锡层35、PCB板36以及散热板40。其中N型材料层31与散热板40之间还依次连接N型电极37、N级焊锡层38和PCB板39。
[0006]该传统的LED芯片存在的技术缺陷如下:
1、在水平方向N型电极37所处位置与P型电极34相距较远，N型电极37对其下方的PCB板39的位置设计有苛刻的要求，影响到封装优良率。
[0007]2、N型电极37位置比P型电极34位置高很多，导致其与下方的PCB板39之间的间隙较大，在焊锡时很容易使得N级焊锡层38过长而造成虚焊或脱焊的发生。
[0008]3、为了使得N型电极37与其下方的PCB板39可以进行焊接，需要去掉很大一部分发光区，影响到LED芯片的发光效率。
[0009]4、电极区域不够大，影响注入电流效率进而影响到LED芯片的发光效率。
[0010]5、P型电极与N型电极位在芯片两侧，造成电子流动路径不一，如图33，形成电阻不均匀，芯片发光区发光不均匀，影响到LED芯片的发光效率。
【发明内容】
[0011]本发明设计了一种高光效、低光衰以及高封装良率LED芯片，其解决了以下技术问题是:
(I) N型电极区、P型电极区域相对小，很难与PCB板的相应区域对位，会影响到封装效果和LED产品的优良率；
(2 ) N型电极位置比P型电极位置高很多，很容易造成虚焊、脱焊情形；
(3)为制作N型电极，往往要人为地去掉很大一部分有源区，这样大大地减少了器件的发光面积，直接影响了 LED发光效率；
(4)P型及N型电极区域不够大，影响注入电流，直接影响了 LED发光效率；
(5 )P型电极与N型电极位在芯片两侧，造成电子流动路径不一，形成电阻不均匀，芯片发光区发光不均匀，影响到LED芯片的发光效率。
[0012]为了解决上述存在的技术问题，本发明采用了以下方案:
一种高光效、低光衰以及高封装良率LED芯片，其层结构依次包括衬底(I)、缓冲层(2)、N型层(3)、N型分别限制层(4)、发光区层(5)、P型分别限制层(6)、P型层(7)、P型欧姆接触层(8)、光穿透层(9)、二氧化硅层(10)、金属层(11)，其特征在于:该芯片蚀刻成梯台结构并形成环状N型电极和P型电极，P型电极被环状N型电极包围，所述环状N型电极和所述P型电极与PCB板连接的焊锡面处于同一水平面。
[0013]进一步，N型电极主要包括N型电极光穿透层ITO薄膜(191)和N型电极金属合金层(23)，其中N型电极光穿透层ITO薄膜(191)为阶梯结构，阶梯结构下部与芯片两侧的N型层(3)暴露区连接；阶梯结构上部与N型电极金属合金层(23)、金属层(11)以及绝缘介质膜(16)连接，其中N型电极金属合金层(23)位于阶梯结构上部的上方，金属层(11)和绝缘介质膜(16 )位于阶梯结构上部的下方；P型电极主要包括P型电极金属合金层(24)和P型电极光穿透层ITO薄膜(192)，P型电极光穿透层ITO薄膜(192)上方与P型电极金属合金层(24)连接，P型电极光穿透层ITO薄膜(192)四周向下延伸至光穿透层(9)并且将金属层(11)和二氧化硅层(10)限制于其中；N型电极金属合金层(23)与P型电极金属合金层(24)位于同一水平面。
[0014]进一步，所述绝缘介质膜(16)与阶梯结构的中间部分和下部相平行，起到隔离N型电极光穿透层ITO薄膜(191)的作用。
[0015]进一步，在所述衬底(I)中形成一层凹凸面(12)。
[0016]进一步，所述环状N型电极和所述P型电极通过各自的PCB板与散热结构(26 )连接。
[0017]该高光效、低光衰以及高封装良率LED芯片具有以下有益效果:
(I)本发明由于芯片结构包括N型电极和P型电极，使得PN电极层面积最大，得到最大注入电流，提升发光效率。
[0018](2)本发明由于N型电极采用了阶梯结构，只要求去掉很小一部分有源区，确保了光反射层面积的最大化，得到最佳发光效率。
[0019](3 )本发明由于环形N型电极层包围P型电极层，达到最均匀电流，发光区最均匀。
[0020](4)本发明还由于N型电极层与P型电极层处于同一平面，封装良率高。
【专利附图】
【附图说明】
[0021]图1:本发明中的LED芯片制作工艺步骤I示意图；
图2:本发明中的LED芯片制作工艺步骤2示意图；
图3:本发明中的LED芯片制作工艺步骤3示意图；
图4:本发明中的LED芯片制作工艺步骤4示意图；
图5:本发明中的LED芯片制作工艺步骤5示意图；
图6:本发明中的LED芯片制作工艺步骤6示意图；
图7:本发明中的LED芯片制作工艺步骤7示意图；
图8:本发明中的LED芯片制作工艺步骤8示意图；
图9:本发明中的LED芯片制作工艺步骤9示意图；
图10:本发明中的LED芯片制作工艺步骤10示意图；
图11:本发明中的LED芯片制作工艺步骤11示意图；
图12:本发明中的LED芯片制作工艺步骤12示意图；
图13:本发明中的LED芯片制作工艺步骤13示意图；
图14:本发明中的LED芯片制作工艺步骤14示意图；
图15:本发明中的LED芯片制作工艺步骤15示意图；
图16:本发明中的LED芯片制作工艺步骤16示意图；
图17:本发明中的LED芯片制作工艺步骤17示意图；
图18:本发明中的LED芯片制作工艺步骤18示意图；
图19:本发明中的LED芯片制作工艺步骤19示意图；
图20:本发明中的LED芯片制作工艺步骤20示意图；
图21:本发明中的LED芯片制作工艺步骤21示意图；
图22:本发明中的LED芯片制作工艺步骤22示意图；
图23:本发明中的LED芯片制作工艺步骤23示意图；
图24:本发明中的LED芯片制作工艺步骤24示意图；
图25:本发明中的LED芯片制作工艺步骤25示意图；
图26:本发明中的LED芯片制作工艺步骤26示意图；
图27:本发明中的LED芯片制作工艺步骤27示意图；
图28:本发明高光效、低光衰以及高封装良率LED芯片结构示意图；
图29:图28的俯视图；
图30:图28中光反射示意效果图；
图31:本发明LED芯片与散热结构连接示意图；
图32:现有技术中LED芯片结构示意图；
图33:图32中电子流向示意图。
[0022]附图标记说明: I一衬底；2—缓冲层；3 —N型层；4一N型分别限制层；5—发光区层；6 —P型分别限制层；7—P型层；8—P型欧姆接触层；9一光穿透层；10—二氧化硅层；11一金属层；12—凹凸面；13—第一光刻I父层；14一第二光刻I父层；15—第二光刻I父层；16—绝缘介质膜；17—第四光刻胶层；18—第五光刻胶层；19一光穿透层ITO薄膜；191 一N型电极光穿透层ITO薄膜；192—P型电极光穿透层ITO薄膜；20—第六光刻胶层；21—金属合金层；22—第七光刻胶层；23—N型电极金属合金层；24—P型电极金属合金层；25—PCB板；26—散热结构；
30—衬底；31—N型材料层；32—发光区；33 — P型材料层；34— P型电极；35 — P级焊锡层；36 —PCB板；37 —N型电极；38 —N级焊锡层；39 —PCB板；40—散热板。
[0023]
【具体实施方式】
下面结合图1至图31，对本发明做进一步说明:
如图1所示，衬底I是载体，一般是蓝宝石、碳化硅、硅、GaAs、AlN、ZnO或GaN等材料。
[0024]在衬底上，先以蚀刻形成一层凹凸面12，此凹凸面12可以减少光在芯片内的全反射，增加出光率。
[0025]缓冲层2是一个过度层，在此基础上生长高质量的N、P、量子阱等其它材料。
[0026]LED由pn结构成，缓冲层2、N型层3层、N型分别限制层4、P型分别限制层6以及P型层7是为了形成制作LED所需的P和N型材料。发光区层5是LED的发光区，光的颜色由有源区的材料决定。
[0027]P型欧姆接触层8是材料生长的最后一层，这一层的载流子搀杂浓度较高，目的是为制作较小的欧姆接触电阻。
[0028]P型金属欧姆接触层不是由生长形成的，而是通过蒸镀或溅射等方法形成的，目的之一是制作器件的电极，目的之二是为了封装打线用。
[0029]再通过蒸镀、溅射或其它薄膜制作方法，在P型欧姆接触层8表面形成一层ITO薄膜，用于制作发光二极管的光穿透层9，ITO薄膜一般为氧化铟锡材质，是一种透明的半导体导电薄膜，一般可使LED的出光效率提高20% — 30%。再通过蒸镀、溅射或其它薄膜制作方法，在光穿透层9形成二氧化硅层10和金属层11多层结构的全反射镜，二氧化硅层10可以改进发光区的电流扩展，降低电流堆积效应，而金属层11作为反射镜可以降低P电极对光的吸收，增加蓝宝石衬底边光的提取，并可以做为芯片的导热板；金属依需求可选用铝、银或金等材料。
[0030]如图2所示，在图1结构的金属层11表面涂布第一光刻胶层13 (正胶或负胶)，涂布速度在2500-5000转/分，并对涂布温度控制90摄氏度-100摄氏度之间，在烘箱里或铁板表面烘烤，烘烤时间分别为30分钟和2分钟。
[0031]如图3所示，LED芯片两侧的第一光刻胶层13通过曝光或显影方式去除，并且形成两侧金属层暴露区。
[0032]如图4所示，利用干刻或化学腐蚀的方法，将暴露部分的N型分别限制层4、发光区层5、P型分别限制层6、P型层7、P型欧姆接触层8、光穿透层9、二氧化硅层10、金属层11以及部分的N型层3去除使得整个LED芯片形成双阶梯结构。
[0033]如图5所示，将LED芯片中间剩余的第一光刻胶层13全部去除。
[0034]如图6所示，在图5结构的表面涂布第二光刻胶层14 (正胶或负胶)，涂布速度在2500-5000转/分，并对涂布温度控制90摄氏度-100摄氏度之间，在烘箱里或铁板表面烘烤，烘烤时间分别为30分钟和2分钟。
[0035]如图7所示，将LED芯片中间靠两侧的第二光刻胶层14通过曝光或显影方式去除，并且形成两侧金属层暴露区。
[0036]如图8所示，利用干刻或化学腐蚀的方法，将暴露部分的二氧化硅层10、金属层11去除使得整个LED芯片靠两侧形成凹面结构。
[0037]如图9所示，将LED芯片中间及两侧剩余的第二光刻胶层14全部去除。
[0038]如图10所示，在图9中所得LED芯片结构的表面涂布第三光刻胶层15(正胶或负胶)，涂布速度在2500-5000转/分，并对涂布温度控制90摄氏度-100摄氏度之间，在烘箱里或铁板表面烘烤，烘烤时间分别为30分钟和2分钟。
[0039]如图11所示，将LED芯片表面的第三光刻胶层15通过曝光或显影方式部份去除，并且形成两侧N型层3部分暴露区及上方靠两侧之光穿透层9部份暴露区。
[0040]如图12所示，利用PECVD或其它镀膜技术，在图11所示的结构表面直接制备一层绝缘介质膜16，绝缘介质膜16材质为二氧化硅层或其它透光性佳的绝缘介质，厚度在100nm-500nm之间。绝缘介质膜16通过镀膜的方式均匀地覆盖在阶梯结构的LED芯片上及第三光刻胶层15表面。
[0041]如图13所示，在图12的LED结构表面涂布第四光刻胶层17 (正胶或负胶)，涂布速度在2500-5000转/分，并对涂布温度控制90摄氏度-100摄氏度之间，在烘箱里或铁板表面烘烤，烘烤时间分别为30分钟和2分钟。
[0042]如图14所示，将LED芯片表面的第四光刻胶层17通过曝光或显影方式部份去除，并且形成两侧及中间绝缘介质膜暴露区。
[0043]如图15所示，利用干刻或化学腐蚀的方法，将LED芯片两侧暴露部分的绝缘介质膜16完全去除以及芯片中间部分的绝缘介质膜16进行部分去除，LED芯片上方所剩下绝缘介质膜16高度不低于金属层11下方。
[0044]如图16所示，将LED芯片中间及两侧剩余的第三光刻胶层15和第四光刻胶层17全部去除。
[0045]如图17所示，在图16芯片结构的表面涂布第五光刻胶层18 (正胶或负胶)，涂布速度在2500-5000转/分，并对涂布温度控制90摄氏度-100摄氏度之间，在烘箱里或铁板表面烘烤，烘烤时间分别为30分钟和2分钟。
[0046]如图18所示，将LED芯片上方靠两侧表面的第五光刻胶层18通过曝光或显影方式部份去除，并且形成靠两侧绝缘介质膜暴露区。
[0047]如图19所示，利用干刻或化学腐蚀的方法，将芯片上方靠两侧暴露部分的绝缘介质膜16完全去除。
[0048]如图20所示，将LED芯片中间及两侧剩余的第五光刻胶层18全部去除。
[0049]如图21所示，再通过蒸镀、溅射或其它薄膜制作方法，在图20芯片结构上形成一层光穿透层ITO薄膜19，用于制作发光二极管的光穿透层及导电。
[0050]如图22所示，在图21芯片结构的表面涂布第六光刻胶层20 (正胶或负胶)，涂布速度在2500-5000转/分，并对涂布温度控制90摄氏度-100摄氏度之间，在烘箱里或铁板表面烘烤，烘烤时间分别为30分钟和2分钟。
[0051]如图23所示，将LED芯片上方的第六光刻胶层20通过曝光或显影方式部份去除，并且形成光穿透层ITO薄膜暴露区。
[0052]如图24所示，利用PECVD或其它镀膜技术，在图23所示的芯片结构表面制备一层金属合金层21。
[0053]如图25所示，在图24结构的表面涂布第七光刻胶层22 (正胶或负胶)，涂布速度在2500-5000转/分，并对涂布温度控制90摄氏度-100摄氏度之间，在烘箱里或铁板表面烘烤，烘烤时间分别为30分钟和2分钟。
[0054]如图26所示，将LED芯片上方靠两侧表面的第七光刻胶层22通过曝光或显影方式部份去除，并且形成靠两侧及上方靠两侧金属合金层暴露区。图26中可以看出，剩下的第七光刻胶层22分成三段，都位于LED芯片的台阶上，相邻两段第七光刻胶层22之间的金属合金层暴露区用于形成P型电极和两个N型电极进行隔离。
[0055]如图27所示，利用干刻或化学腐蚀的方法，将芯片上方靠两侧暴露部分的金属合金层21完全去除，并将芯片台阶上方两金属合金层暴露区下方的金属合金层21和光穿透层ITO薄膜19完全去除，但是原有的二氧化硅层10都予以保留。
[0056]原有的光穿透层ITO薄膜19将被分成N型电极光穿透层ITO薄膜191和P型电极光穿透层ITO薄膜192。
[0057]如图28所示，将LED芯片中间及两侧剩余的第六光刻胶层20和第七光刻胶层22全部去除，并形成环状N型电极和一个P型电极，P型电极被环状N型电极包围。
[0058]至图28中的LED芯片为止，本发明高光效、低光衰以及高封装良率LED芯片的主要制作步骤已经完成。
[0059]该发明高光效、低光衰以及高封装良率LED芯片的N型电极主要包括N型电极光穿透层ITO薄膜191和N型电极金属合金层23，其中N型电极光穿透层ITO薄膜191为阶梯结构，阶梯结构下部与芯片两侧的N型层3暴露区连接；阶梯结构上部与N型电极金属合金层23、金属层11以及绝缘介质膜16连接，其中N型电极金属合金层23位于阶梯结构上部的上方，金属层11和绝缘介质膜16位于阶梯结构上部的下方。
[0060]LED芯片的P型电极主要包括P型电极金属合金层24和P型电极光穿透层ITO薄膜192，P型电极光穿透层ITO薄膜192上方与P型电极金属合金层24连接，P型电极光穿透层ITO薄膜192四周向下延伸至光穿透层9并且将金属层11和二氧化硅层10限制于其中；N型电极金属合金层23与P型电极金属合金层24位于同一水平面。
[0061]此外，可以看出包括透过大面积的金属层11、N型电极金属合金层23以及P型电极金属合金层24，亦可达到散热最大面积。
[0062]如图29所示，N型电极包围P型电极，达到最均匀电流，并且使得发光区和发光效果达到最均匀的理想状态。
[0063]如图30所示，从芯片上方及两侧四面出光及金属层11反射，可以大大提升芯片发光效率。
[0064]如图31所示，两个N型电极金属合金层23和P型电极金属合金层24分别通过PCB板25与散热结构26进行连接。由于两个N型电极金属合金层23和P型电极金属合金层24位置在同一水平面上，使得它们与PCB板25锡焊时，锡焊层的厚度可以进行有效的控制，避免虚焊或脱焊。
[0065]上面结合附图对本发明进行了示例性的描述，显然本发明的实现并不受上述方式的限制，只要采用了本发明的方法构思和技术方案进行的各种改进，或未经改进将本发明的构思和技术方案直接应用于其它场合的，均在本发明的保护范围内。
【权利要求】
1.一种LED芯片，其层结构依次包括衬底(I)、缓冲层(2)、N型层(3)、N型分别限制层(4)、发光区层(5)、P型分别限制层(6)、P型层(7)、P型欧姆接触层(8)、光穿透层(9)、二氧化硅层(10)、金属层(11)，其特征在于:该芯片蚀刻成梯台结构并形成环状N型电极和P型电极，P型电极被环状N型电极包围，所述环状N型电极和所述P型电极与PCB板连接的焊锡面处于同一水平面；N型电极主要包括N型电极光穿透层ITO薄膜(191)和N型电极金属合金层(23)，其中N型电极光穿透层ITO薄膜(191)为阶梯结构，阶梯结构下部与芯片两侧的N型层(3)暴露区连接；阶梯结构上部与N型电极金属合金层(23)、金属层(11)以及绝缘介质膜(16)连接，其中N型电极金属合金层(23)位于阶梯结构上部的上方，金属层(11)和绝缘介质膜(16)位于阶梯结构上部的下方#型电极主要包括P型电极金属合金层(24)和P型电极光穿透层ITO薄膜(192)，P型电极光穿透层ITO薄膜(192)上方与P型电极金属合金层(24)连接，P型电极光穿透层ITO薄膜(192)四周向下延伸至光穿透层(9)并且将金属层(11)和二氧化硅层(10)限制于其中；N型电极金属合金层(23)与P型电极金属合金层(24)位于同一水平面；所述环状N型电极和所述P型电极通过各自的PCB板与散热结构(26)连接。
2.根据权利要求1所述高光效、低光衰以及高封装良率LED芯片，其特征在于:所述绝缘介质膜(16)与阶梯结构的中间部分和下部相平行，起到隔离N型电极光穿透层ITO薄膜(191)的作用。
【文档编号】H01L33/38GK104332546SQ201410481862
【公开日】2015年2月4日 申请日期:2011年12月29日 优先权日:2011年12月29日
【发明者】不公告发明人 申请人:义乌市运拓光电科技有限公司