一种深槽结构电容及其制造方法
【专利摘要】本发明提供一种深槽结构电容及其制造方法，所述制造方法包括步骤：1）提供一衬底，于所述衬底中刻蚀出深槽结构；2）于所述深槽结构内表面及衬底表面形成第一金属层，作为电容的下电极；3）于所述第一金属层表面形成介质层；4）于所述介质层表面形成金属粘附层及种子层，并于所述深槽结构中填充第二金属层，作为电容的上电极；5）依次图形化所述第二金属层、种子层、金属粘附层及介质层，完成电容的上电极及下电极的制备。本发明相比于传统方法制作的电容具有更小的寄生电阻和寄生电感，有效地提高了去耦电容的电性能，拓宽了电容去耦的频段。
【专利说明】一种深槽结构电容及其制造方法
【技术领域】
[0001]本发明涉及无源器件的圆片级集成领域，特别是涉及一种深槽结构电容及其制造方法。
【背景技术】
[0002]随着无线通信的发展，射频微波电路在无线个人通讯，无线局域网(WLAN)，卫星通信，汽车电子中得到了广泛应用。越来越多的功能正持续不断的被集成到各种手持设备中，同时设备的尺寸也在不停的缩小。小型化，低成本，低耗能，高性能的需求正在持续增加。
[0003]电容在电路中大量使用，尤其是去耦电容，由于其电容值较大(一般为1?1000nF)，传统制作的平面电容面积很大，很难集成在芯片和封装体内。平面电容从面积到成本均已制约着集成电路的发展。集成无源高密度深槽电容以其小型化、薄膜型、寄生参数小及可靠性高的优点满足了当今电子产品低成本、重量轻、集成度高，超薄的需求，对改善芯片性能效果显著。
[0004]鉴于以上所述，本发明提供一种深槽结构电容的制造方法，采用金属作为电容的上电极和下电极，可以有效得减小电容的寄生电阻，并且上下电极都在芯片的正面，从而可以减小电容的寄生电感，大大提闻了电容的去稱能力。
【发明内容】
[0005]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种深槽结构电容及其制造方法，用以降低电容的寄生电阻，并减小电容的寄生电感，提高了电容的去耦能力。
[0006]为实现上述目的及其他相关目的，本发明提供一种深槽结构电容的制造方法，所述制造方法包括步骤:
[0007]1)提供一衬底，于所述衬底中刻蚀出深槽结构；
[0008]2)于所述深槽结构内表面及衬底表面形成第一金属层，作为电容的下电极；
[0009]3)于所述第一金属层表面形成介质层；
[0010]4)于所述介质层表面形成金属粘附层及种子层，并于所述深槽结构中填充第二金属层，作为电容的上电极；
[0011]5)依次图形化所述第二金属层、种子层、金属粘附层及介质层，完成电容的上电极及下电极的制备。
[0012]作为本发明的深槽结构电容的制造方法的一种优选方案，步骤1)中，采用深反应离子刻蚀方法或电化学湿法腐蚀方法刻蚀出所述深槽结构。
[0013]作为本发明的深槽结构电容的制造方法的一种优选方案，所述深槽结构为圆孔，孔径为1?3um,深宽比为5?15。
[0014]作为本发明的深槽结构电容的制造方法的一种优选方案，步骤2)中，采用原子层沉积或带反溅的磁控溅射方法形成所述第一金属层，所述第一金属层的材料包括TiN及TaN的一种，所述第一金属层的厚度范围为10?50nm。
[0015]作为本发明的深槽结构电容的制造方法的一种优选方案，所述介质层包括采用低压化学气相沉积法沉积的SiN或Si02材料，或采用原子层沉积法沉积的Α1203、Η--2或Ta205材料，所述介质层的厚度范围为5?lOOnm。
[0016]作为本发明的深槽结构电容的制造方法的一种优选方案，步骤4)中，采用原子层沉积所述金属粘附层，所述金属粘附层的材料包括TiN或TaN，所述金属粘附层的厚度范围为5?30nm。
[0017]作为本发明的深槽结构电容的制造方法的一种优选方案，步骤4)中，采用原子层沉积或磁控溅射方法形成所述种子层，所述种子层的材料包括铜，所述种子层的厚度范围为5?50nmo
[0018]作为本发明的深槽结构电容的制造方法的一种优选方案，步骤4)中，采用电镀工艺于所述深槽结构中填充第二金属层，所述第二金属层的材料包括铜。
[0019]作为本发明的深槽结构电容的制造方法的一种优选方案，步骤5)中，刻蚀去除部分的第二金属层、种子层、金属粘附层及介质层以露出所述第一金属层，以形成电容的下电极引出。
[0020]本发明还提供一种深槽结构电容，包括:
[0021]衬底；
[0022]深槽结构，形成于所述衬底中；
[0023]第一金属层，结合于所述深槽结构内表面及衬底表面，作为电容的下电极；
[0024]介质层，结合于所述第一金属层；
[0025]金属粘附层，结合于所述介质层；
[0026]种子层，结合于所述金属粘附层；
[0027]第二金属层，结合于所述种子层，作为电容的上电极；
[0028]其中，所述衬底上去除了部分的第二金属层、种子层、金属粘附层及介质层以露出所述第一金属层，作为电容的下电极引出。
[0029]作为本发明的深槽结构电容的一种优选方案，所述深槽结构为圆孔，孔径为1?3um，深宽比为5?15。
[0030]作为本发明的深槽结构电容的一种优选方案，所述第一金属层包括TiN及TaN的一种，所述第一金属层的厚度范围为10?50nm。
[0031]作为本发明的深槽结构电容的一种优选方案，所述介质层的材料包括SiN、Si02、Al203、Hf02或Ta205，所述介质层的厚度范围为5?lOOnm。
[0032]作为本发明的深槽结构电容的一种优选方案，所述金属粘附层的材料包括TiN或TaN，所述金属粘附层的厚度范围为5?30nm，所述种子层的材料包括铜，所述种子层的厚度范围为5?50nm。
[0033]作为本发明的深槽结构电容的一种优选方案，所述第二金属层的材料包括铜。
[0034]如上所述，本发明提供一种深槽结构电容及其制造方法，所述制造方法包括步骤:1)提供一衬底，于所述衬底中刻蚀出深槽结构；2)于所述深槽结构内表面及衬底表面形成第一金属层，作为电容的下电极；3)于所述第一金属层表面形成介质层；4)于所述介质层表面形成金属粘附层及种子层，并于所述深槽结构中填充第二金属层，作为电容的上电极；5)依次图形化所述第二金属层、种子层、金属粘附层及介质层，完成电容的上电极及下电极的制备。本发明相比于传统方法制作的电容具有更小的寄生电阻和寄生电感，有效地提高了去耦电容的电性能，拓宽了电容去耦的频段。
【专利附图】
【附图说明】
[0035]图1?图2显示为本发明的深槽结构电容的制造方法步骤1)所呈现的结构示意图。
[0036]图3显示为本发明的深槽结构电容的制造方法步骤2)所呈现的结构示意图。
[0037]图4显示为本发明的深槽结构电容的制造方法步骤3)所呈现的结构示意图。
[0038]图5?图7显示为本发明的深槽结构电容的制造方法步骤4)所呈现的结构示意图。
[0039]图8显示为本发明的深槽结构电容的制造方法步骤5)所呈现的结构示意图。
[0040]元件标号说明
[0041]101 衬底
[0042]102 氧化层
[0043]103 深槽结构
[0044]104 第一金属层
[0045]105 介质层
[0046]106 金属粘附层
[0047]107 种子层
[0048]108 第二金属层
【具体实施方式】
[0049]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0050]请参阅图1?图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0051]如图1?图8所示，本实施例提供一种深槽结构电容的制造方法，所述制造方法包括步骤:
[0052]如图1?图2所示，首先进行步骤1)，提供一衬底101，于所述衬底101中刻蚀出深槽结构103 ；
[0053]作为示例,所述深槽结构103为圆孔,孔径为1?3um,深宽比为5?15。
[0054]在本实施例中，所述衬底101为硅衬底101，具体步骤为:
[0055]1-1)于所述硅衬底101表面氧化2um的氧化层102作为掩膜；
[0056]1-2)进行光刻，图形化掩膜层，形成直径3um的圆孔阵列；
[0057]1-3)采用深反应离子刻蚀方法(DRIE)或电化学湿法腐蚀方法刻蚀出深度为40um的深槽结构103。
[0058]如图3所示，然后进行步骤2)，于所述深槽结构103内表面及衬底101表面形成第一金属层104，作为电容的下电极；
[0059]作为示例，采用原子层沉积或带反溅的磁控溅射方法形成所述第一金属层104，所述第一金属层104的材料包括TiN及TaN的一种，所述第一金属层104的厚度范围为10?50nmo
[0060]在一具体的实施过程中，包括步骤:
[0061]2-1)湿法去掉掩膜氧化层102 ；
[0062]2-2)采用原子层沉积技术形成30nm后的TiN金属层均匀覆盖深槽的表面，作为电容的下电极。
[0063]如图4所示，接着进行步骤3)，于所述第一金属层104表面形成介质层105 ；
[0064]作为示例，所述介质层105包括采用低压化学气相沉积法沉积的SiN或Si02材料，或采用原子层沉积法沉积的A1203、Hf02或Ta205材料，所述介质层105的厚度范围为5?lOOnm,在本实施例中，采用低压化学气相沉积LPCVD方法沉积20nm厚的SiN，作为介质层105。
[0065]如图5?图7所示，接着进行步骤4)，于所述介质层105表面形成金属粘附层106及种子层107，并于所述深槽结构103中填充第二金属层108，作为电容的上电极；
[0066]作为示例，采用原子层沉积所述金属粘附层106，所述金属粘附层106的材料包括TiN，所述金属粘附层106的厚度范围为5?30nm。采用原子层沉积或磁控溅射方法形成所述种子层107，所述种子层107的材料包括铜，所述种子层107的厚度范围为5?50nm。采用电镀工艺于所述深槽结构103中填充第二金属层108，所述第二金属层108的材料包括铜。
[0067]在一具体的实施过程中，采用原子层沉积技术形成10nm厚的TiN金属粘附层106和30nm厚的Cu种子层107，然后采用盲孔电镀工艺填充整个深槽，形成Cu第二金属层108。
[0068]如图8所示，最后进行步骤5)，依次图形化所述第二金属层108、种子层107、金属粘附层106及介质层105，完成电容的上电极及下电极的制备。
[0069]作为示例，刻蚀去除部分的第二金属层108、种子层107、金属粘附层106及介质层105以露出所述第一金属层104,以形成电容的下电极引出。
[0070]在一具体的实施过程中，包括步骤:
[0071]5-1)旋涂光刻胶，光刻显影，然后湿法腐蚀去除部分的第二金属层108、种子层107与金属粘附层106，形成上电极；
[0072]5-2)旋涂光刻胶，光刻显影，然后采用反应离子刻蚀RIE去除部分的介质层105，露出第一金属层104,形成下电极引出。
[0073]如图8所示，本实施例还提供一种深槽结构电容，包括:
[0074]衬底101 ;
[0075]深槽结构，形成于所述衬底101中；
[0076]第一金属层104，结合于所述深槽结构内表面及衬底101表面，作为电容的下电极；
[0077]介质层105，结合于所述第一金属层104 ；
[0078]金属粘附层106，结合于所述介质层105 ；
[0079]种子层107，结合于所述金属粘附层106 ；
[0080]第二金属层108，结合于所述种子层107，作为电容的上电极；
[0081]其中，所述衬底101上去除了部分的第二金属层108、种子层107、金属粘附层106及介质层105以露出所述第一金属层104,作为电容的下电极引出。
[0082]作为示例,所述深槽结构为圆孔,孔径为1?3um,深宽比为5?15。
[0083]作为示例，所述第一金属层104包括TiN及TaN的一种，所述第一金属层104的厚度范围为10?50nm。
[0084]作为示例，所述介质层105的材料包括SiN、Si02、Al203、Hf02或Ta205，所述介质层105的厚度范围为5?lOOnm。
[0085]作为示例，所述金属粘附层106的材料包括TiN或TaN，所述金属粘附层106的厚度范围为5?30nm，所述种子层107的材料包括铜，所述种子层107的厚度范围为5?50nmo
[0086]作为示例，所述第二金属层108的材料包括铜。
[0087]如上所述，本发明提供一种深槽结构电容及其制造方法，所述制造方法包括步骤:1)提供一衬底101，于所述衬底101中刻蚀出深槽结构103 ；2)于所述深槽结构103内表面及衬底101表面形成第一金属层104,作为电容的下电极；3)于所述第一金属层104表面形成介质层105 ；4)于所述介质层105表面形成金属粘附层106及种子层107，并于所述深槽结构103中填充第二金属层108，作为电容的上电极；5)依次图形化所述第二金属层108、种子层107、金属粘附层106及介质层105，完成电容的上电极及下电极的制备。本发明相比于传统方法制作的电容具有更小的寄生电阻和寄生电感，有效地提高了去耦电容的电性能，拓宽了电容去耦的频段。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0088]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属【技术领域】中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【权利要求】
1.一种深槽结构电容的制造方法，其特征在于，所述制造方法包括步骤: 1)提供一衬底，于所述衬底中刻蚀出深槽结构； 2)于所述深槽结构内表面及衬底表面形成第一金属层，作为电容的下电极； 3)于所述第一金属层表面形成介质层； 4)于所述介质层表面形成金属粘附层及种子层，并于所述深槽结构中填充第二金属层，作为电容的上电极； 5)依次图形化所述第二金属层、种子层、金属粘附层及介质层，完成电容的上电极及下电极的制备。
2.根据权利要求1所述的深槽结构电容的制造方法，其特征在于:步骤1)中，采用深反应离子刻蚀方法或电化学湿法腐蚀方法刻蚀出所述深槽结构。
3.根据权利要求1所述的深槽结构电容的制造方法，其特征在于:所述深槽结构为圆孔，孔径为1?3um,深宽比为5?15。
4.根据权利要求1所述的深槽结构电容的制造方法，其特征在于:步骤2)中，采用原子层沉积或带反溅的磁控溅射方法形成所述第一金属层，所述第一金属层的材料包括TiN及TaN的一种，所述第一金属层的厚度范围为10?50nm。
5.根据权利要求1所述的深槽结构电容的制造方法，其特征在于:所述介质层包括采用低压化学气相沉积法沉积的SiN或Si02材料，或采用原子层沉积法沉积的Al203、Hf02或Ta205材料，所述介质层的厚度范围为5?lOOnm。
6.根据权利要求1所述的深槽结构电容的制造方法，其特征在于:步骤4)中，采用原子层沉积所述金属粘附层，所述金属粘附层的材料包括TiN或TaN，所述金属粘附层的厚度范围为5?30nm。
7.根据权利要求1所述的深槽结构电容的制造方法，其特征在于:步骤4)中，采用原子层沉积或磁控溅射方法形成所述种子层，所述种子层的材料包括铜，所述种子层的厚度范围为5?50nm。
8.根据权利要求1所述的深槽结构电容的制造方法，其特征在于:步骤4)中，采用电镀工艺于所述深槽结构中填充第二金属层，所述第二金属层的材料包括铜。
9.根据权利要求1所述的深槽结构电容的制造方法，其特征在于:步骤5)中，刻蚀去除部分的第二金属层、种子层、金属粘附层及介质层以露出所述第一金属层，以形成电容的下电极引出。
10.一种深槽结构电容，其特征在于，包括: 衬底； 深槽结构，形成于所述衬底中； 第一金属层，结合于所述深槽结构内表面及衬底表面，作为电容的下电极； 介质层，结合于所述第一金属层； 金属粘附层，结合于所述介质层； 种子层，结合于所述金属粘附层； 第二金属层，结合于所述种子层，作为电容的上电极； 其中，所述衬底上去除了部分的第二金属层、种子层、金属粘附层及介质层以露出所述第一金属层，作为电容的下电极引出。
11.根据权利要求10所述的深槽结构电容，其特征在于:所述深槽结构为圆孔，孔径为I?3um，深宽比为5?15。
12.根据权利要求10所述的深槽结构电容，其特征在于:所述第一金属层包括TiN及TaN的一种，所述第一金属层的厚度范围为10?50nm。
13.根据权利要求10所述的深槽结构电容，其特征在于:所述介质层的材料包括SiN、Si02、Al203、HfO2或Ta2O5,所述介质层的厚度范围为5?lOOnm。
14.根据权利要求10所述的深槽结构电容，其特征在于:所述金属粘附层的材料包括TiN或TaN，所述金属粘附层的厚度范围为5?30nm，所述种子层的材料包括铜，所述种子层的厚度范围为5?50nm。
15.根据权利要求10所述的深槽结构电容，其特征在于:所述第二金属层的材料包括铜。
【文档编号】H01L23/522GK104409442SQ201410708808
【公开日】2015年3月11日 申请日期:2014年11月28日 优先权日:2014年11月28日
【发明者】郑涛, 罗乐, 徐高卫, 韩梅 申请人:中国科学院上海微系统与信息技术研究所