一种半导体芯片封装结构的制作方法
【专利摘要】本发明提供了一种半导体芯片封装结构，包括底板，其上具有多个独立的导电区域，至少一个芯片对，设置在底板上且与底板电连接，导电片，设置在芯片对上，与导电区域共同作用使芯片对中的第一芯片和第二芯片串联连接。本发明所述的半导体芯片封装结构，结构紧凑简单，能够通过导电片和底板进行双面散热，提高了器件的使用寿命和可靠性。
【专利说明】一种半导体芯片封装结构
【技术领域】
[0001]本发明涉及芯片封装【技术领域】。具体地说涉及一种半导体芯片封装结构。
【背景技术】
[0002]分立式封装的电力电子半导体器件广泛用于开关电源、逆变器和电机驱动器等众多场合。但分立式封装结构不但增大了器件的整体尺寸，还增加了芯片间的距离，因此分立式封装的电力电子半导体器件的连线常通过PCB板的预制导电线路相连，但这将会增大电路占用的三维空间，不利于电源系统的小型化。
[0003]随着国家将“节能减排”提高到基本国策高度，能效标准不断提高，功率器件的发展趋势是:高击穿电压，低导通电阻，大电流，高工作温度，低开关损耗以及高开关速度。基于第三代半导体材料的功率器件开发，包括芯片材料、封装集成工艺以及封装关键材料等引起了包括学术界和工业界的广泛关注。众所周知，基于第三代半导体芯片封装的结构设计以及各种关键封装材料的共同作用将显著提升器件的综合性能。但国内外目前基于第三代半导体的芯片大多采用成熟的引线键合(wire bonding)技术封装或者类似wirebonding的衍生技术来实现。该类技术主要存在封装结构层次复杂，界面热阻大而不利于散热、电极接触面积小而接触电阻大导致器件损耗高、器件主要依靠单通道散热使得器件寿命低和可靠性差等缺陷。
【发明内容】
[0004]为此，本发明所要解决的技术问题在于现有技术中的半导体芯片封装结构，存在层次复杂，界面热阻大而不利于散热、电极接触面积小而接触电阻大导致器件损耗高、器件主要依靠单通道散热使得器件寿命低和可靠性差等缺陷，从而提供一种结构紧凑简单，能够双面散热的半导体芯片封装结构。
[0005]为解决上述技术问题，本发明的技术方案如下:
[0006]本发明提供了一种半导体芯片封装结构，包括:
[0007]底板，其上具有多个独立的导电区域；
[0008]至少一个芯片对，设置在所述底板上且与所述底板电连接；
[0009]导电片，设置在所述芯片对上，与所述导电区域共同作用使所述芯片对中的第一芯片和第二芯片串联连接。
[0010]本发明所述的半导体芯片封装结构，所述导电片的外表面为散热片形状。
[0011]本发明所述的半导体芯片封装结构，所述导电片上刻蚀有绝缘槽，将所述导电片划分为控制端接触区和连接区域；
[0012]所述控制端接触区与所述第一芯片的控制端电连接，所述连接区域与所述第一芯片的输出端以及所述第二芯片的输入端电连接。
[0013]本发明所述的半导体芯片封装结构，所述导电区域包括:
[0014]第一导电区域，与所述控制端接触区电连接；
[0015]第二导电区域，与所述第一芯片的输入端电连接；
[0016]第三导电区域，与所述第二芯片的控制端电连接；
[0017]第四导电区域，与所述第二芯片的输出端电连接；
[0018]第五导电区域，与所述连接区域电连接。
[0019]本发明所述的半导体芯片封装结构，所述底板的导电金属层上刻蚀有多条绝缘槽，将所述导电金属层划分为多个独立的导电区域。
[0020]本发明所述的半导体芯片封装结构，还包括:
[0021]第一二极管芯片，设置在所述第二导电区域上，所述第一二极管芯片的负极通过所述第二导电区域与所述第一芯片的输入端电连接，所述第一二极管芯片的正极通过所述连接区域与所述第一芯片的输出端电连接；
[0022]第二二极管芯片，设置在所述第四导电区域上，所述第二二极管芯片的正极通过所述第四导电区域与所述第二芯片的输出端电连接，所述第二二极管芯片的负极通过所述连接区域与所述第二芯片的输入端电连接。
[0023]本发明所述的半导体芯片封装结构，所述第一芯片和所述第二芯片为可控半导体芯片。
[0024]本发明所述的半导体芯片封装结构，所述底板包括覆铜陶瓷板、带有绝缘层的铝基板。
[0025]本发明所述的半导体芯片封装结构，所述导电片为柔性铜薄片。
[0026]本发明的上述技术方案相比现有技术具有以下优点:
[0027]本发明提供了一种半导体芯片封装结构，包括底板，其上具有多个独立的导电区域，至少一个芯片对，设置在底板上且与底板电连接，导电片，设置在芯片对上，与导电区域共同作用使芯片对中的第一芯片和第二芯片串联连接。本发明所述的半导体芯片封装结构，结构紧凑简单，能够通过导电片和底板进行双面散热，提高了器件的使用寿命和可靠性。
【专利附图】
【附图说明】
[0028]为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中
[0029]图1是芯片外部未并联二极管时半导体芯片封装结构的示意图；
[0030]图2是芯片外部未并联二极管时半导体芯片封装结构的爆炸图；
[0031]图3是芯片外部并联二极管时半导体芯片封装结构的示意图；
[0032]图4是芯片外部并联二极管时半导体芯片封装结构的爆炸图；
[0033]图5是半导体芯片封装结构的电路拓扑图。
[0034]图中附图标记表示为:1_底板，2-芯片对，3-导电片，4-第一二极管芯片，5-第二二极管芯片，11-第一导电区域，12-第二导电区域，13-第三导电区域，14-第四导电区域，15-第五导电区域，21-第一芯片，22-第二芯片，31-控制端接触区，32-连接区域，211-第一芯片的控制端，212-第一芯片的输出端，213-第一芯片的输入端，221-第二芯片的输入端，222-第二芯片的控制端，223-第二芯片的输出端。
【具体实施方式】
[0035]本实施例提供了一种半导体芯片封装结构，如图1、图2所示，包括:
[0036]底板1，其上具有多个独立的导电区域；
[0037]至少一个芯片对2，设置在所述底板I上且与所述底板I电连接；
[0038]导电片3，设置在所述芯片对2上，与所述导电区域共同作用使所述芯片对2中的第一芯片21和第二芯片22串联连接。
[0039]具体地，可以根据设计需求，在底板I上设置多个芯片对2，每个芯片对2都通过其对应的导电片3和导电区域的共同作用来实现第一芯片21和第二芯片22的串联。
[0040]优选地，所述导电片3的外表面可以为散热片形状。
[0041]具体地，散热片形状包括但不限于针状、柱状、片状或者翅状等形状，可以进一步增强导电片3的散热性能。
[0042]优选地，所述导电片3上可以刻蚀有绝缘槽，将所述导电片3划分为控制端接触区31和连接区域32 ；
[0043]所述控制端接触区31与所述第一芯片21的控制端211电连接，所述连接区域32与所述第一芯片21的输出端212以及所述第二芯片22的输入端221电连接。
[0044]具体地，可以通过控制端接触区31向第一芯片21的控制端211输入控制信号，来控制第一芯片21的开启或关闭；通过连接区域32实现了第一芯片21的输出端212与第二芯片22的输入端221的电连接，使电流从第一芯片21的输出端212流出至连接区域32后，可以通过连接区域32流入第二芯片22的输入端。
[0045]优选地，所述导电区域可以包括:
[0046]第一导电区域11，与所述控制端接触区31电连接；
[0047]第二导电区域12，与所述第一芯片21的输入端213电连接；
[0048]第三导电区域13，与所述第二芯片22的控制端222电连接；
[0049]第四导电区域14，与所述第二芯片22的输出端223电连接；
[0050]第五导电区域15，与所述连接区域32电连接。
[0051]具体地，第一导电区域11因为与控制端接触区31电连接，可以作为第一芯片21的控制端211的接出端，从外面引入第一芯片21的控制信号控制其开启或关闭；第二导电区域12因为与第一芯片21的输入端213电连接，可以作为第一芯片21的输入端213的接出端，引入电流；第三导电区域13因为与第二芯片22的控制端222电连接，可以作为第二芯片22的控制端222的接出端，从外面引入第二芯片22的控制信号控制其开启或关闭；第四导电区域14因为与第二芯片22的输出端223电连接，可以作为第二芯片22的输出端223的接出端，将从第二芯片22流出的电流引出；第五导电区域15因为与连接区域32电连接，可以作为第一芯片21的输出端212和第二芯片22的输入端221的接出端。
[0052]具体地，电流从第二导电区域12引入第一芯片21的输入端213，经第一芯片21的输出端212流入至连接区域32，经连接区域32到达第五导电区域15后返回连接区域32，经连接区域32流入第二芯片22的输入端221，经第二芯片22的输出端223流入至第四导电区域14，经第四导电区域14引出。
[0053]优选地，所述底板I的导电金属层上可以刻蚀有多条绝缘槽，将所述导电金属层划分为多个独立的导电区域。导电区域间因为绝缘槽相互间保持绝缘，成为多个独立的导电区域。
[0054]优选地，所述第一芯片21和所述第二芯片22为可控半导体芯片。
[0055]具体地，可控半导体芯片包含MOS管芯片、IGBT芯片、晶闸管芯片、三极管芯片等。所述第一芯片21和所述第二芯片22可以为同一种可控半导体芯片，也可以为不同种可控半导体芯片。以三极管芯片和MOS管芯片为例，当第一芯片21和/或第二芯片22为三极管芯片时，芯片的基极即为控制端，芯片的集电极即为输入端，芯片的发射极即为输出端；当第一芯片21和/或第二芯片22为MOS管芯片时，芯片的栅极即为控制端，芯片的源极即为输入端，芯片的漏极即为输出端。
[0056]图5为上述半导体芯片封装结构的电路拓扑图，结合图1、图2可以看到，电流从第二导电区域12流入，经第二导电区域12流入第一芯片21的输入端213 (集电极D)，经第一芯片21的输出端212 (发射极S)输出至连接区域32，之后经第五导电区域15折返回连接区域32，经连接区域32流入第二芯片22的输入端221 (集电极D)，经第二芯片22的输出端223(发射极S)流出至第四导电区域14，经第四导电区域14将电流引出，实现了第一芯片21和第二芯片22的串联。
[0057]优选地，所述半导体芯片封装结构，还可以包括:
[0058]第一二极管芯片4，设置在所述第二导电区域12上，所述第一二极管芯片4的负极通过所述第二导电区域12与所述第一芯片21的输入端213电连接，所述第一二极管芯片4的正极通过所述连接区域32与所述第一芯片21的输出端212电连接；
[0059]第二二极管芯片5，设置在所述第四导电区域14上，所述第二二极管芯片5的正极通过所述第四导电区域14与所述第二芯片22的输出端223电连接，所述第二二极管芯片5的负极通过所述连接区域32与所述第二芯片22的输入端221电连接。
[0060]具体地，若芯片内没有集成二极管时，可以外接二极管芯片来对芯片进行保护，若芯片内集成二极管时，可以外接高性能二极管芯片提高来对芯片进行保护或者减少二极管的开关损耗。
[0061]如图5所示，结合图3和图4，可以看到，第一二极管芯片4的正极通过连接区域32与第一芯片21的输出端212 (发射极S)电连接，第一二极管芯片4的负极通过所述第二导电区域12与所述第一芯片21的输入端213 (集电极D)电连接；第二二极管芯片5的正极通过所述第四导电区域14与所述第二芯片22的输出端223 (发射极S)电连接，所述第二二极管芯片5的负极通过所述连接区域32与所述第二芯片22的输入端221 (集电极D)电连接。
[0062]优选地，所述底板I可以包括覆铜陶瓷板、带有绝缘层的铝基板等，都可以使半导体芯片封装结构具有很好的散热性和导电性。当然也可以用其它的绝缘层来代替陶瓷层，底板I的导电金属层可以为铜层、铝层等金属层。
[0063]优选地，所述导电片3可以为柔性铜薄片。因此，导电片3具有良好的贴合性和导电性。当然导电片3也可以为其它柔性的金属薄片，比如柔性铝薄片。
[0064]本实施例所述的半导体芯片封装结构，结构紧凑简单，能够通过导电片和底板进行双面散热，提高了器件的使用寿命和可靠性。
[0065]显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
【权利要求】
1.一种半导体芯片封装结构，其特征在于，包括: 底板(I)，其上具有多个独立的导电区域； 至少一个芯片对(2)，设置在所述底板(I)上且与所述底板(I)电连接； 导电片(3)，设置在所述芯片对(2)上，与所述导电区域共同作用使所述芯片对(2)中的第一芯片(21)和第二芯片(22)串联连接。
2.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述导电片(3)的外表面为散热片形状。
3.根据权利要求1所述的半导体芯片封装结构，其特征在于: 所述导电片(3)上刻蚀有绝缘槽，将所述导电片(3)划分为控制端接触区(31)和连接区域(32)； 所述控制端接触区(31)与所述第一芯片(21)的控制端(211)电连接，所述连接区域(32)与所述第一芯片(21)的输出端(212)以及所述第二芯片(22)的输入端(221)电连接。
4.根据权利要求3所述的半导体芯片封装结构，其特征在于，所述导电区域包括: 第一导电区域(11)，与所述控制端接触区(31)电连接； 第二导电区域(12)，与所述第一芯片(21)的输入端(213)电连接； 第三导电区域(13)，与所述第二芯片(22)的控制端(222)电连接； 第四导电区域(14)，与所述第二芯片(22)的输出端(223)电连接； 第五导电区域(15)，与所述连接区域(32)电连接。
5.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述底板(I)的导电金属层上刻蚀有多条绝缘槽，将所述导电金属层划分为多个独立的导电区域。
6.根据权利要求4所述的半导体芯片封装结构，其特征在于，还包括: 第一二极管芯片(4)，设置在所述第二导电区域(12)上，所述第一二极管芯片(4)的负极通过所述第二导电区域(12)与所述第一芯片(21)的输入端(213)电连接，所述第一二极管芯片(4)的正极通过所述连接区域(32)与所述第一芯片(21)的输出端(212)电连接； 第二二极管芯片(5)，设置在所述第四导电区域(14)上，所述第二二极管芯片(5)的正极通过所述第四导电区域(14)与所述第二芯片(22)的输出端(223)电连接，所述第二二极管芯片(5)的负极通过所述连接区域(32)与所述第二芯片(22)的输入端(221)电连接。
7.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述第一芯片(21)和所述第二芯片(22)为可控半导体芯片。
8.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述底板(I)包括覆铜陶瓷板、带有绝缘层的铝基板。
9.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述导电片(3)为柔性铜薄片。
【文档编号】H01L23/498GK104465605SQ201410708696
【公开日】2015年3月25日 申请日期:2014年11月27日 优先权日:2014年11月27日
【发明者】梁嘉宁, 徐国卿, 刘玢玢, 石印洲, 宋志斌, 常明, 蹇林旎 申请人:深圳先进技术研究院