技术领域本发明涉及一种封装装置及其制作方法，特别是有关于一种半导体封装装置及其制作方法。
背景技术：
在新一代的电子产品中，不断追求更轻薄短小，更要求产品具有多功能与高性能，因此，集成电路(IntegratedCircuit,IC)必须在有限的区域中容纳更多电子元件以达到高密度与微型化的要求，为此电子产业开发新型构装技术，将电子元件埋入基板中，大幅缩小构装体积，也缩短电子元件与基板的连接路径，另外还可利用增层技术(Build-Up)增加布线面积，以符合轻薄短小及多功能的潮流趋势。集成电路(IntegratedCircuit,IC)的封装技术在高阶技术的需求下，绝大部分的高阶芯片皆采用覆晶封装(FlipChip,FC)形成，特别是在一种芯片尺寸封装(ChipScalePackage,CSP)为目前集成电路基板适用在封装方式的主流产品，其主要应用于智能手机、平板、网通、笔记本电脑等产品，需要在高频高速下运作及需要轻薄短小的集成电路封装。对于封装用的附加电路板而言，则朝向细线路间距、高密度、薄型化、低成本化与高电气特性发展。图1为传统的玻璃纤维基板封装结构。玻璃纤维基板封装结构10A包括有玻璃纤维基板100A，其中玻璃纤维基板100A经由激光钻孔(LaserVia)而形成凹槽110A与多个导通孔120A，电子元件130A固定在凹槽110A中，导电柱层140A设置在部分导通孔120A中，第一导电层142A、144A分别设置在玻璃纤维基板100A上且与导电柱层140A电性导通，绝缘层150A覆盖凹槽110A与电子元件130A，并再经由激光钻孔而形成多个导通孔120A，第二导电层146A、148A设置在绝缘层150A之上且经由导电柱层140A与与电子元件130A及第一导电层142A、144A电性导通。然而，上述玻璃纤维基板封装结构，使用玻璃纤维材质作为基板之成本过高，且将玻璃纤维基板薄型化易产生翘曲变形，并且固有基材内含有玻璃纤维材质会增加激光钻孔难度，造成激光钻孔的孔型不佳而无法满足细线路要求，进而布线较为麻烦，而反复利用激光钻孔技术来形成激光盲埋孔的迭层结构，其加工时间长且制程复杂，造成玻璃纤维基板封装结构不具产业优势。
技术实现要素：
本发明提出一种封装装置及其制作方法，其使用介电材料层或铸模化合物层(MoldingCompoundLayer)作为无核心基板(CorelessSubstrate)的主体材料，并电镀导电柱层作电性导通，且于无核心基板制作中以点胶制程(DispenseProcess)或印刷制程(PrintProcess)形成导电胶层，再将内接元件(InternalComponent)通过导电胶层固定且内埋于无核心基板内，形成简单内埋内接元件的无核心基板结构，其具有刚性佳且易薄型化的功效。另外，直接使用介电材料层进行增层技术布线流程以取代铸模化合物基板结构的第一铸模化合物层，以改善细线路设计时还必须使用介电材料层来增加第一铸模化合物层与各导电层之间的结合力所造成制程繁复的缺点。另外，还可直接使用第一铸模化合物层来取代铸模化合物基板结构或埋入式图案电镀封装结构的防焊层，以避免再使用防焊层的制程步骤，其可改善现有的球栅阵列开口的低分辨率与防焊层的膜层厚度不均匀的缺点，进而提升后段封装制程的可靠度。在本发明一实施例中提出一种封装装置，包含一第一导线层、一第一导电柱层设置于第一导线层上、一第一导电胶层设置于第一导线层上、一内接元件包括一第一导电极层与一第二导电极层，其中第一导电极层设置并电性连接于第一导电胶层上、一第二导电柱层设置于内接元件中的第二导电极层上、一第一铸模化合物层，以及一第二导线层设置于第一导电柱层、第二导电柱层与第一铸模化合物层上。其中，第一导线层、第一导电柱层、第一导电胶层、内接元件与第二导电柱层嵌设于第一铸模化合物层内。进一步，上述封装装置中的第一导电柱层可由两层(或多层)导电柱层所组成，且此多层导电柱层的线宽可依需要设计为相等或不等线宽。进一步，上述封装装置中的第一导电胶层可由两层(或多层)导电胶层所形成，且此多层导电胶层的线宽可依需要设计为相等或不等线宽。进一步，上述封装装置中的第一铸模化合物层，其为一介电材料层。进一步，上述封装装置中的第一铸模化合物层，其可由两层(或多层)介电材料层所组成，其中，第一导线层嵌设于第一介电材料层内，第一导电胶层、内接元件、第一导电柱层与第二导电柱层嵌设于第二介电材料层内。在本发明一实施例中提出一种封装装置的制作方法，其步骤包含:提供一附加电路板；形成一第一导线层于附加电路板上；形成一第一导电柱层于第一导线层上；形成一第一导电胶层于第一导线层上；提供一内接元件，其包括一第一导电极层与一第二导电极层，通过第一导电极层电性连接于第一导电胶层；形成一第二导电柱层于内接元件中的第二导电极层上；形成一第一铸模化合物层于附加电路板上并包覆第一导线层、第一导电柱层、第一导电胶层、内接元件与第二导电柱层；露出第一导电柱层与第二导电柱层；形成一第二导线层于第一导电柱层、第二导电柱层与第一铸模化合物层上；移除附加电路板。上述封装装置的制作方法更包含:形成一第三导电柱层于第一导电柱层上，且包覆于第一铸模化合物层中；以及露出第三导电柱层的一端面以与该第二导线层连接。其中第三导电柱层的线宽可依需要设计为大于、小于或等于第一导电柱层的线宽。上述封装装置的制作方法所述的第一导电胶层，其可通过形成两层(或多层)导电胶层的方法所形成。其中多层导电胶的线宽可彼此设计成相等或不等线宽。在本发明另一实施例中提出一种封装装置的制作方法，其步骤包括:提供一附加电路板；形成一第一导线层于附加电路板上；形成一第一铸模化合物层于附加电路板上并包覆第一导线层；露出第一导线层；形成一第一导电胶层于第一导线层上且嵌设于第一铸模化合物层内；形成一第二导电胶层于第一导电胶层上；形成一第一导电柱层于第一导线层上且嵌设于第一铸模化合物层内；形成一第二导电柱层于第一导电柱层上；形成一第三导电柱层于第二导电柱层上；提供一内接元件，其包括一第一导电极层与一第二导电极层，通过第一导电极层电性连接于第二导电胶层上；形成一第四导电柱层于内接元件中的第二导电极层上；形成一第二铸模化合物层于第一铸模化合物层上并包覆第二导电胶层、第二导电柱层、第三导电柱层、内接元件与第四导电柱层；露出第三导电柱层与第四导电柱层；形成一第二导线层于第三导电柱层、第四导电柱层与第二铸模化合物层上；移除附加电路板。其中第一导电柱层的线宽可依需要设计为大于、小于或等于第二导电柱层的线宽。附图说明图1为传统的玻璃纤维基板封装结构；图2为本发明第一实施例的封装装置示意图；图3为本发明第二实施例之封装装置示意图；图4为本发明第三实施例的封装装置示意图；图5为本发明第四实施例的封装装置示意图；图6为本发明第五实施例的封装装置示意图；图7为本发明第六实施例的封装装置示意图；图8为本发明第一实施例的封装装置制作方法流程图；图9A至图9I为本发明第一实施例的封装装置制作示意图；图10为本发明第二实施例的封装装置制作方法流程图；图11A至图11H为本发明第二实施例的封装装置制作示意图；图12为本发明第四实施例的封装装置制作方法流程图；图13A至图13H为本发明第四实施例的封装装置制作示意图；图14为本发明第五实施例的封装装置制作方法流程图；图15A至图15G为本发明第四实施例的封装装置制作示意图；图16为本发明第六实施例的封装装置制作方法流程图；图17A至图17L为本发明第七实施例的封装装置制作示意图；图18为本发明第七实施例的另一封装装置制作方法流程图；图19A至图19D为本发明第七实施例的另一封装装置制作示意图；图20为本发明第八实施例的封装装置制作方法流程图；图21A至图21I为本发明第八实施例的封装装置制作示意图；图22为本发明第九实施例的封装装置示意图；图23为本发明第十实施例的封装装置示意图。附图标记说明：10A-玻璃纤维基板封装结构；100A-玻璃纤维基板；110A-凹槽；120A-导通孔；130A-电子元件；140A-导电柱层；142A、144A-第一导电层；146A、148A-第二导电层；150A-绝缘层；20、30、40、50、60、80、100、110-封装装置；200、400-第一导线层；210、410-第一导电柱层；212、430-第三导电柱层；214-第四导电柱层；216A-第五导电柱层；216B-第六导电柱层；220、440-第一导电胶层；222-第二导电胶层；224-第三导电胶层；230、450-内接元件；232、452-第一导电极层；234、454-第二导电极层；240、460-第二导电柱层；250、470-第一铸模化合物层；252-第二铸模化合物层；254-第三铸模化合物层；260、420-第二导线层；270-第一介电材料层；272-第二介电材料层；300-附加电路板；480-第三导线层。具体实施方式图2为本发明第一实施例的封装装置示意图。封装装置20，包含一第一导线层200、一第一导电柱层210、一第一导电胶层220、一内接元件230、一第二导电柱层240、一第一铸模化合物层250以及一第二导线层260。第一导电柱层210设置于第一导线层200上。第一导电胶层220设置于第一导线层200上，其中第一导电胶层220可以点胶制程(DispenseProcess)或印刷制程(PrintProcess)所形成，但不以此为限。内接元件230包括一第一导电极层232与一第二导电极层234，其中第一导电极层232设置并电性连接于第一导电胶层220上，而内接元件230可为一主动元件、一被动元件或一半导体芯片，但不以此为限。第二导电柱层240设置于内接元件230中的第二导电极层234上。其中，第一导线层200、第一导电柱层210、第一导电胶层220、内接元件230与第二导电柱层240嵌设于第一铸模化合物层250内，而第一铸模化合物层250可为一芯片封装用的铸模化合物(MoldingCompound)材质，其包括酚醛基树脂(Novolac-BasedResin)、环氧基树脂(Epoxy-BasedResin)、硅基树脂(Silicone-BasedResin)或其他适当的铸模化合物，但不以此为限。第二导线层260设置于第一导电柱层210、第二导电柱层240与第一铸模化合物层250上，其中第一导线层200与第二导线层260包含至少一走线或至少一芯片座，但不以此为限。如图2所示，第一导电胶层220由两个导电胶层所形成，其中心点之间的间距为X；第一导电极层232由两个导电极所形成其中心点之间的间距为Y。其中两个导电胶层中心点之间的间距X可依需求设计成大于、等于或小于两个导电极中心点之间的间距Y。当间距X大于间距Y时，其目在于内接元件230下方更具有容纳走线的设计；而当间距X小于间距Y时，其目的为增加在导电胶外围线路的设计，但不以此为限。图3为本发明第二实施例的封装装置示意图。封装装置30类似于本发明第一实施例的封装装置20的结构。其差异在于封装装置30采用一第三导电柱层212与一第四导电柱层214来取代封装装置20中的第一导电柱层210，而第三导电柱层212设置于第一导线层200上，第四导电柱层214的两端分别设置于第三导电柱层212与第二导线层260上，其中第三导电柱层212与第四导电柱层214可为一矩形体导电柱层或一圆形体导电柱层或多边形体导电柱层，但不以此为限。在不同实施例中，第三导电柱层212的线宽可依需求设计成大于、等于或小于第四导电柱层214的线宽。在图3中所绘示的为第三导电柱层212的线宽大于第四导电柱层214的线宽。图4为本发明第三实施例的封装装置示意图。封装装置40类似于本发明第二实施例的封装装置30的结构。其差异在于封装装置40通过一第五导电柱层216A与一第六导电柱层216B来取代封装装置30中的第三导电柱层212。而第五导电柱层216A设置于第一导线层200上，第六导电柱层216B的两端分别设置于第五导电柱层216A与第四导电柱层214上，其中第五导电柱层216A与第六导电柱层216B可为一矩形体导电柱层或一圆形体导电柱层或一多边形体导电柱层，但不以此为限。其中，第五导电柱层216A的线宽可依需要设计为大于、等于或小于第六导电柱层216B的线宽。图5分别为本发明第四实施例的封装装置示意图。封装装置50类似于本发明第一实施例的封装装置20的结构。其差异在于封装装置50通过一第二导电胶层222与一第三导电胶层224来取代封装装置20的第一导电胶层220，而第二导电胶层222设置于第一导线层200上，第三导电胶层224的两端分别设置于第二导电胶层222与第一导电极层232上，其中第二导电胶层222与第三导电胶层224可为一矩形体导电胶层或一圆形体导电胶层或多边形导电胶层，但不以此为限。第二导电胶层222的线宽依需要设计为小于、等于或大于第三导电胶层224的线宽。在另一实施例中，第三导电胶层224由两个导电胶层所形成，第一导电极层232由两个导电极所形成，两个导电胶层中心点之间的间距X可大于、等于或小于两个导电极中心点之间的间距Y，但不以此为限。图6为本发明第五实施例的封装装置示意图。封装装置60类似于本发明第四实施例的封装装置50的结构。其差异在于封装装置60通过一第三导电柱层212与一第四导电柱层214来取代封装装置50中的第一导电柱层210，其中第三导电柱层212与第四导电柱层214可为一矩形体导电柱层或一圆形体导电柱层或多边形导电柱层，但不以此为限。第三导电柱层212的线宽可依需要设计为大于、等于或小于第四导电柱层214的线宽。图7为本发明第六实施例的封装装置示意图。封装装置80基本上类似于本发明第五实施例的封装装置60的结构。其差异在于封装装置80通过一第五导电柱层216A与一第六导电柱层216B来取代封装装置60中的第三导电柱层212。其中第五导电柱层216A与第六导电柱层216B可为一矩形体导电柱层或一圆形体导电柱层或多边形体导电柱层，且第五导电柱层216A的线宽可依需要设计为大于、等于或小于第六导电柱层216B的线宽，但不以此为限。再者，另一实施状态下，封装装置80可通过一第二铸模化合物层252与一第三铸模化合物层254来取代封装装置60中的第一铸模化合物层250，第三铸模化合物层254设置于第二铸模化合物层252上，而第一导线层200、第五导电柱层216A与第二导电胶层222嵌设于第二铸模化合物层252内，第六导电柱层216B、第四导电柱层214、第三导电胶层224、内接元件230与第二导电柱层240嵌设于第三铸模化合物层214内。图8为本发明第一实施例的封装装置制作方法流程图，一并参考图9A至图9J其为本发明第一实施例的封装装置制作示意图。其封装方法的步骤包含:步骤2202，如图9A所示，提供一附加电路板300。其中，附加电路板300可以是金属、玻璃或其他材质，本实施例为金属附加电路板，例如铜，但不以此为限。步骤2204，如图9B所示，形成一第一导线层200于附加电路板300上。第一导线层200可应用电镀(ElectrolyticPlating)技术形成，材质可以为金属，例如是铜，但不以此为限。其中第一导线层200可以为图案化导线层，包括至少一走线或至少一芯片座。步骤2206，如图9C所示，形成第一导电柱层210于相对应的第一导线层200的走线或芯片座上。其中，第一导电柱层210应用电镀(ElectrolyticPlating)技术形成，材质可以为金属，例如是铜，但不以此为限。。步骤2208，如图9D所示，形成一第一导电胶层220于第一导线层200上。第一导电胶层220以点胶制程(DispenseProcess)或印刷制程(PrintProcess)形成，其材质可以为金属，例如银或锡，但不以此为限。步骤2210，如图9E所示，提供一内接元件230，其包括一第一导电极层232电性连接于第一导电胶层220上。其中，内接元件可为一主动元件、一被动元件或一半导体芯片，第一导电极层232的材质可以为金属，但不以此为限。在一实施例中，第一导电胶层220由两个导电胶层所形成，第一导电极层232由两个导电极所形成，两个导电胶层中心点之间的间距X可大于、等于或小于两个导电极中心点之间的间距Y。在本实施例中，两个导电胶层中心点之间的间距X大于两个导电极中心点之间的间距Y，但不以此为限。步骤2212，如图9F所示，形成一第二导电柱层240于内接元件230中的第二导电极层234上。其中，第二导电极层234的材质可以为金属，但不以此为限。步骤2214及2216，如图9G所示，形成一第一铸模化合物层250于附加电路板300上并包覆第一导线层200、第一导电柱层210、第一导电胶层220、内接元件230与第二导电柱层240。在一实施例中，第一铸模化合物层250应用转注成型(TransferMolding)、顶表注入成型(TopMolding)、压缩成型(CompressionMolding)、射出成型(InjectionMolding)或直空压合铸模成型的封装技术所形成。第一铸模化合物层250的材质可包含酚醛基树脂(Novolac-BasedResin)、环氧基树脂(Epoxy-BasedResin)、硅基树脂(Silicone-BasedResin)或其他适当的铸模化合物。第一铸模化合物层250亦可包含适当的填充剂，例如是粉状二氧化硅。其中，形成第一铸模化合物层250的步骤可包括：提供一铸模化合物，其中铸模化合物包括树脂及粉状的二氧化硅。加热铸模化合物至液体状态。注入呈液态的铸模化合物于附加电路板300上，铸模化合物在高温和高压下包覆第一导线层200、第一导电柱层210、第一导电胶层220、内接元件230与第二导电柱层240。固化铸模化合物，使铸模化合物形成第一铸模化合物层250，但形成第一铸模化合物层250的步骤并不以此为限。步骤2216，露出第一导电柱层210与第二导电柱层240的上端面。在本实施例中，露出第一导电柱层210与第二导电柱层240应用磨削(Grinding)方式移除第一铸模化合物层250的一部分，以露出第一导电柱层210与第二导电柱层240。较佳但非限定地，第一导电柱层210及第二导电柱层240与第一铸模化合物层250实质上对齐，例如是共面。在另一实施例中，亦可在形成第一铸模化合物层250的同时，露出第一导电柱层210与第二导电柱层240，而无需移除第一铸模化合物层250的任何部分。步骤2218，如图9H所示，形成一第二导线层260于第一导电柱层210、第二导电柱层240与第一铸模化合物层250上。第二导线层260可应用无电镀(ElectrolessPlating)技术、溅镀(SputteringCoating)技术或蒸镀(ThermalCoating)技术所形成，其材质可以为金属，例如是铜，但并不以此为限。其中第二导线层260可以为图案化导线层，其包括至少一走线或至少一芯片座，并形成对应于露出的第一导电柱层210或第二导电柱层240上。步骤2220，如图9I所示，移除附加电路板300，并且露出第一导线层200的走线与芯片座。可应用蚀刻制程(EtchingProcess)、剥离制程(DebondingProcess)或物理制程(如研磨)来移除附加电路板300，但不以此为限。图10为本发明第二实施例的封装装置制作方法流程图，图11A至图11H为本发明第二实施例的封装装置制作示意图。其中的步骤2402提供一附加电路板300与2404形成一第一导线层200与本发明第一实施例的制作方法的步骤2202、2204相同，请一并参考图9A、9B，于此不再赘述。接着，步骤2406，如图11A所示，形成一第一导电胶层220于第一导线层200上。在一实施例中，第一导电胶层220以点胶制程(DispenseProcess)或印刷制程(PrintProcess)所形成，材质可以为金属，例如是银或锡，但不以此为限。步骤2408，如图11B所示，形成一第三导电柱层212于第一导线层200上。在本实施例中，第三导电柱层212应用电镀(ElectrolyticPlating)技术所形成，材质可以为金属，例如是铜，但不以此为限。其中，第三导电柱层212形成对应于第一导线层200的走线或芯片座上。步骤2410，如图11C所示，形成一第四导电柱层214于第三导电柱层212上。在本实施例中，第四导电柱层214应用电镀(ElectrolyticPlating)技术所形成，材质可以为金属，例如是铜，但不以此为限。第三导电柱层212的线宽可依需要设计为大于、等于或小于第四导电柱层214的线宽。步骤2412，如图11D所示，提供一内接元件230中的一第一导电极层232设置并电性连接于第一导电胶层220上。其中，内接元件可为一主动元件、一被动元件或一半导体芯片，第一导电极层232的材质可以为金属，但不以此为限。在一实施例中，第一导电胶层220由两个导电胶层所形成，第一导电极层232由两个导电极所形成，两个导电胶层中心点之间的间距X可大于、等于或小于两个导电极中心点之间的间距Y。在本实施例中，两个导电胶层中心点之间的间距X大于两个导电极中心点之间的间距Y。步骤2414，如图11E所示，形成一第二导电柱层240于内接元件230中的一第二导电极层234上。其中，第二导电极层234的材质可以为金属，但不以此为限。步骤2416、2418，如图12F所示，形成一第一铸模化合物层250于附加电路板300上并包覆第一导线层200、第一导电胶层220、第三导电柱层212、第四导电柱层214、内接元件230与第二导电柱层240。第一铸模化合物层250的形成步骤与材质与第一实施例相同，但并不以此为限。接着步骤2418，移除第一铸模化合物层250的一部分以露出第四导电柱层214与第二导电柱层240。较佳但非限定地，第四导电柱层214及第二导电柱层240与第一铸模化合物层250实质上对齐，例如是共面。在另一实施例中，可在形成第一铸模化合物层250的同时，露出第四导电柱层214与第二导电柱层240，而无需移除第一铸模化合物层250的任何部分。本实施例的移除第一铸模化合物层250的一部分的移除方式与第一实施例相同，但并不以此为限。步骤2420，如图11G所示，形成一第二导线层260于第四导电柱层214、第二导电柱层240与第一铸模化合物层250上，其方法同实施例一但并不以此为限。其中第二导线层260可以为图案化导线层，材质可以为金属，例如是铜，其包括至少一走线或至少一芯片座，并形成对应于露出的第四导电柱层214或第二导电柱层240上。步骤2420，如图11H所示，移除附加电路板300以露出第一导线层200的走线与芯片座。其方法同第一实施例中的步骤2220，但不以此为限。图12为本发明第四实施例的封装装置制作方法流程图，图13A至图13H为本发明第四实施例的封装装置制作示意图。其中的步骤2602提供一附加电路板300与2604形成一第一导线层200与本发明第一实施例的制作方法的步骤2202、2204相同，请一并参考图9A、9B，于此不再赘述。接着，步骤2606，如图13A所示，形成一第二导电胶层222于第一导线层200上。步骤2608，如图13B所示，形成一第三导电胶层224于第二导电胶层222上。在一实施例中，第二导电胶层222与第三导电胶层224以点胶制程(DispenseProcess)或印刷制程(PrintProcess)所形成，材质可以为金属，例如是银或锡，但不以此为限。其中第二导电胶层222的线宽可依需要设计成大于、等于或小于第三导电胶层224的线宽。步骤2610，如图13C所示，形成一第一导电柱层210于第一导线层200相对应的走线或芯片座上。在本实施例中，第一导电柱层210形成方式与材质同第一实施例，但不以此为限步骤2612，如图13D所示，提供一内接元件230，其包括一第一导电极层232电性连接于第三导电胶层224上。其中，内接元件可为一主动元件、一被动元件或一半导体芯片，第一导电极层232的材质可以为金属，但不以此为限。在一实施例中，第三导电胶层224由两个导电胶层所形成，第一导电极层232由两个导电极所形成，两个导电胶层中心点之间的间距X可大于、等于或小于两个导电极中心点之间的间距Y。在本实施例中，两个导电胶层中心点之间的间距X大于两个导电极中心点之间的间距Y。步骤2614，如图13E所示，形成一第二导电柱层240于内接元件230中的第二导电极层234上。其中，第二导电极层234的材质可以为金属，但不以此为限。步骤2616、2618，如图13F所示，形成一第一铸模化合物层250于附加电路板300上并包覆第一导线层200、第二导电胶层222、第三导电胶层224、第一导电柱层210、内接元件230与第二导电柱层240。本实施例中，第一铸模化合物层250形成方法与材质同实施例一，但并不以此为限。接着步骤2618，移除第一铸模化合物层250的一部分以露出第一导电柱层210与第二导电柱层240。较佳但非限定地，第一导电柱层210及第二导电柱层240与第一铸模化合物层250实质上对齐，例如是共面。在另一实施例中，可在形成第一铸模化合物层250的同时，露出第一导电柱层210与第二导电柱层240，而无需移除第一铸模化合物层250的任何部分。本实施例的移除第一铸模化合物层250的一部分的移除方式与第一实施例相同，但并不以此为限。步骤2620，如图13G所示，形成一第二导线层260于第一导电柱层210、第二导电柱层240与第一铸模化合物层250上。其方法同实施例一，但并不以此为限。其中第二导线层260可以为图案化导线层，材质可以为金属，例如是铜，其包括至少一走线或至少一芯片座，并形成对应于露出的第一导电柱层210或第二导电柱层240上。步骤2622，如图13H所示，移除附加电路板300以露出第一导线层200的走线与芯片座，其方法同第一实施例的步骤2220，但不以此为限。图13为本发明第五实施例的封装装置制作方法流程图，图15A至图15G为本发明第五实施例的封装装置制作示意图。其中的步骤2802提供一附加电路板300、2804形成一第一导线层200、2806形成一第二导电胶层222、2808形成一第三导电胶层224与本发明第四实施例的制作方法的步骤2602、2604、2606、2608相同，请一并参考图9A、9B、13A、13B，于此不再赘述。接着步骤2810，如图15A所示，形成一第三导电柱层212于相对应的第一导线层200的走线或芯片座上。其中，第三导电柱层212应用电镀(ElectrolyticPlating)技术形成，材质可以为金属，例如是铜，但不以此为限。步骤2812，如图15B所示，形成一第四导电柱层214于第三导电柱层212上。在本实施例中，第四导电柱层214应用电镀(ElectrolyticPlating)技术形成，材质可以为金属，例如是铜，但不以此为限。其中，第四导电柱层214的线宽可依需要设计为大于、等于或小于第三导电柱层212的线宽。步骤2814，如图15C所示，提供一内接元件230中的一第一导电极层232电性连接于第三导电胶层224上。其中，内接元件可为一主动元件、一被动元件或一半导体芯片，第一导电极层232之材质可以为金属，但不以此为限。在一实施例中，第三导电胶层224由两个导电胶层所形成，第一导电极层232由两个导电极所形成，两个导电胶层中心点之间的间距X可大于、等于或小于两个导电极中心点之间的间距Y。在本实施例中，两个导电胶层中心点之间的间距X大于两个导电极中心点之间的间距Y。步骤2816，如图15D所示，形成一第二导电柱层240于内接元件230中的一第二导电极层234上。其中，第二导电极层234的材质可以为金属，但不以此为限。步骤2818、2020，如图15E所示，形成一第一铸模化合物层250于附加电路板300上并包覆第一导线层200、第二导电胶层222、第三导电胶层224、第三导电柱层212、第四导电柱层214、内接元件230与第二导电柱层240。其中，形成第一铸模化合物层250的步骤与材质同实施例一，但并不以此为限。接着步骤2820，移除第一铸模化合物层250的一部分以露出第四导电柱层214与第二导电柱层240。较佳但非限定地，第四导电柱层214及第二导电柱层240与第一铸模化合物层250实质上对齐，例如是共面。在另一实施例中，可在形成第一铸模化合物层250的同时，露出第四导电柱层214与第二导电柱层240，而无需移除第一铸模化合物层250的任何部分。本实施例的移除第一铸模化合物层250的一部分的移除方式与第一实施例相同，但并不以此为限。步骤2822，如图15F所示，形成一第二导线层260于第四导电柱层214、第二导电柱层240与第一铸模化合物层250上。其中第二导线层260可以为图案化导线层，材质可以为金属，例如是铜，其包括至少一走线或至少一芯片座，并形成对应于露出的第四导电柱层214或第二导电柱层240上。步骤2824，如图14G所示，移除附加电路板300以露出第一导线层200的走线与芯片座。其方法同实施例一，但不以此为限。图16为本发明第六实施例的封装装置制作方法流程图，图17A至图17L为本发明第六实施例的封装装置制作示意图。其中的步骤3002提供一附加电路板300、3004形成一第一导线层200与本发明第一实施例的制作方法的步骤2202、2204相同，请一并参考图9A、9B，于此不再赘述。接着步骤3006，如图17A所示，形成一第二铸模化合物层252于金属附加电路板300上并包覆第一导线层200。其中，形成第二铸模化合物层252的步骤同前述实施例一的第一铸模化合物层250，但并不以此为限。步骤3008，如图17B所示，露出第一导线层200。在本实施例中，露出第一导线层200应用喷砂(Pumice)或激光穿孔(LaserVia)方式移除第二铸模化合物层252的一部分，以露出第一导线层200。在另一实施例中，可在形成第二铸模化合物层252的同时，露出第一导线层200，而无需移除第二铸模化合物层252的任何部分。步骤3010，如图17C所示，形成一第二导电胶层222于第一导线层200上且嵌设于第二铸模化合物层252内。在一实施例中，第二导电胶层222以点胶制程(DispenseProcess)或印刷制程(PrintProcess)所形成，其材质可以为金属，例如银或锡，但不以此为限。步骤3012，如图17D所示，形成一第三导电胶层224于第二导电胶层222上。其中第三导电胶层224的线宽可依需要设计成大于、等于或小于第二导电胶层222的线宽。在本实施例中，第三导电胶层224同时形成于第二导电胶层222与第二铸模化合物层252上，但不以此为限。在一实施例中，第三导电胶层224以点胶制程(DispenseProcess)或印刷制程(PrintProcess)所形成，其材质可以为金属，例如银或锡，但不以此为限。步骤3014，如图17E所示，形成一第五导电柱层216A于相对应的第一导线层200的走线或芯片座上，且嵌设于第二铸模化合物层252内。步骤3016，如图17F所示，形成一第六导电柱层216B于第五导电柱层216A上。其中，第五导电柱层216A的线宽可依需要设计为大于、等于或小于第六导电柱层216B的线宽。步骤3018，如图17G所示，形成一第四导电柱层214于第六导电柱层216B上。在本实施例中，第四导电柱层214、第五导电柱层216A和第六导电柱层216B应用电镀(ElectrolyticPlating)技术所形成，但不以此为限。第四导电柱层214、第五导电柱层216A和第六导电柱层216B的材质可以为金属，例如是铜。在此第四导电柱层214、第五导电柱层216A和第六导电柱层216B的线宽可依需要设计为彼此相等或不等线宽。步骤3020，如图17H所示，提供一内接元件230中的一第一导电极层232电性连接于第三导电胶层224上。其中，内接元件可为一主动元件、一被动元件或一半导体芯片，第一导电极层232的材质可以为金属，但不以此为限。在一实施例中，第三导电胶层224由两个导电胶层所形成，第一导电极层232由两个导电极所形成，两个导电胶层中心点之间的间距X可大于、等于或小于两个导电极中心点之间的间距Y。在本实施例中，两个导电胶层中心点之间的间距X大于两个导电极中心点之间的间距Y。步骤3022，如图17I所示，形成一第二导电柱层240于内接元件230中的一第二导电极层234上。其中，第二导电极层234的材质可以为金属，但不以此为限。步骤3024、3026，如图17J所示，形成一第三铸模化合物层254于第二铸模化合物层252上并包覆第六导电柱层216B、第四导电柱层214、第三导电胶层224、内接元件230与第二导电柱层240。其中，形成第三铸模化合物层254的步骤同前述实施例中的铸模化合物层的形成步骤，但并不以此为限。接着步骤3026，，移除第三铸模化合物层254的一部分以露出第四导电柱层214与第二导电柱层240。较佳但非限定地，第四导电柱214及第二导电柱层240与第三铸模化合物层254实质上对齐，例如是共面。在另一实施例中，可在形成第三铸模化合物层254的同时，露出第四导电柱层214与第二导电柱层240，而无需移除第一铸模化合物层250的任何部分。本实施例的移除第三铸模化合物层254的一部分的移除方式与第一实施例移除第一铸模化合物层250相同，但并不以此为限。步骤3028，如图17K所示，形成一第二导线层260于第四导电柱层214、第二导电柱层240与第三铸模化合物层254上。在本实施例中，第二导线层260形成方法同前述实施例，但并不以此为限。其中第二导线层260可以为图案化导线层，材质可以为金属，例如是铜，其包括至少一走线或至少一芯片座，并形成对应于露出的第四导电柱层214或第二导电柱层240上。步骤3030，如图17L所示，移除附加电路板300以露出第一导线层200的走线与芯片座，其方法同前述实施例。图18为本发明上述第七实施例的另一封装装置制作方法流程图，图19A至图19D则为对应的封装装置制作示意图。其中的步骤3202提供一附加电路板300、3204形成一第一导线层200、3206形成一第二铸模化合物层252、3208露出第一导线层200、3210形成一第二导电胶层222、3212形成一第三导电胶层224与本发明第六实施例的制作方法的步骤3002、3004、3006、3008、3010、3012相同，可分别参考其相对应的图示，于此不再赘述。接着步骤3214，如图19A所示，提供一内接元件230中的一第一导电极层232电性连接于第三导电胶层224上。其中，内接元件可为一主动元件、一被动元件或一半导体芯片，第一导电极层232的材质可以为金属，但不以此为限。在一实施例中，第三导电胶层224由两个导电胶层所形成，第一导电极层232由两个导电极所形成，两个导电胶层中心点之间的间距X可大于、等于或小于两个导电极中心点之间的间距Y。在本实施例中，两个导电胶层中心点之间的间距X大于两个导电极中心点之间的间距Y。步骤3216，如图19B所示，形成一第五导电柱层216A于相对应的第一导线层200的走线或芯片座上且嵌设于第二铸模化合物层252内。步骤3218，如图19C所示，形成一第六导电柱层216B于第五导电柱层216A上。其中，第五导电柱层216A的线宽可依需要设计为大于、等于或小于第六导电柱层216B的线宽。步骤3220，如图19D所示，形成一第四导电柱层214于第六导电柱层216B上。在本实施例中，第四导电柱层214、第五导电柱层216A和第六导电柱层216B应用电镀(ElectrolyticPlating)技术所形成，但不以此为限。第四导电柱层214、第五导电柱层216A和第六导电柱层216B的材质可以为金属，例如是铜。在此第四导电柱层214、第五导电柱层216A和第六导电柱层216B的线宽可依需要设计为彼此相等或不等线宽。步骤3222～3230其形成方法步骤与前述第七实施例的步骤3022～3030相同，请一并参考相对应的图示，于此不再赘述。图20为本发明第八实施例的封装装置制作方法流程图，图21A至图21I为本发明第八实施例的封装装置制作示意图。参考图21I，本实施例的封装装置，包含:一第一导线层200；一第一介电材料层270包覆该第一导线层200；一第一导电胶层220设置于第一导线层200上；一内接元件230包括一第一导电极层232与一第二导电极层234，其中第一导电极层232设置并电性连接于第一导电胶层220上；一第一导电柱层210设置于第一导线层200上；一第二导电柱层240设置于内接元件230中的第二导电极层234上；一第二介电材料层272设置于第一介电材料层270上；以及一第二导线层260设置于第一导电柱层210、第二导电柱层240与第二介电材料层272上。其中第一导电胶层220可以点胶制程(DispenseProcess)或印刷制程(PrintProcess)所形成，但不以此为限。而内接元件230可为一主动元件、一被动元件或一半导体芯片，但不以此为限。其中，第一导电胶层220、内接元件230、第一导电柱层210与第二导电柱层240嵌设于第二介电材料层272内，而第一介电材料层270与第二介电材料层272可为一树脂材质、一氮化硅材质或一氧化硅材质，但不以此为限。第一导线层200与第二导线层260包括至少一走线或至少一芯片座，但不以此为限。第一导电胶层220由两个导电层胶所形成，第一导电极层232由两个导电极所形成，两个导电胶层中心点之间的间距X可依需要设计为大于、等于或小于两个导电极中心点之间的间距Y，但不以此为限。如图20所示，步骤3702提供一附加电路板300与3704形成一第一导线层200，与本发明第一实施例的制作方法的步骤2202、2204相同，请一并参考图9A、9B，于此不再赘述。，步骤3706，如图21A所示，形成一第一介电材料层270于附加电路板300上并包覆第一导线层200。在一实施例中，第一介电材料层270可为一树脂材质、一氮化硅材质或一氧化硅材质，但不以此为限。步骤3708，如图21B所示，露出第一导线层200。在本实施例中，露出第一导线层200应用喷砂(Pumice)或激光穿孔(LaserVia)方式移除第一介电材料层270的一部分，以露出第一导线层200。在另一实施例中，可在形成第一介电材料层270的同时，露出第一导线层200，而无需移除第一介电材料层270的任何部分。步骤3710，如图21C所示，形成一第一导电胶层220于第一导线层200上，材质可以为金属，例如是银或锡。在一实施例中，第一导电胶层220以点胶制程(DispenseProcess)或印刷制程(PrintProcess)所形成，但不以此为限。。步骤3712，如图21D所示，提供一内接元件230中的一第一导电极层232设置并电性连接于第一导电胶层220上。其中，内接元件可为一主动元件、一被动元件或一半导体芯片，第一导电极层232的材质可以为金属，但不以此为限。在一实施例中，第一导电胶层220由两个导电胶层所形成，第一导电极层232由两个导电极所形成，两个导电胶层中心点之间的间距X可大于、等于或小于两个导电极中心点之间的间距Y。在本实施例中，两个导电胶层中心点之间的间距X大于两个导电极中心点之间的间距Y。步骤3714，如图21E所示，形成一第一导电柱层210于相对应的第一导线层200的走线或芯片座上，其材质可以为金属，例如是铜。在本实施例中，第一导电柱层210应用电镀(ElectrolyticPlating)技术所形成，但不以此为限。步骤3716，如图21F所示，形成一第二导电柱层240于内接元件230中的一第二导电极层234上。其中，第二导电极层234的材质可以为金属，但不以此为限。步骤3718、3720，如图21G所示，步骤3718先形成一第二介电材料层272于第一介电材料层270上并包覆第一导电胶层220、内接元件230、第一导电柱层210与第二导电柱层240。在一实施例中，第二介电材料层272为一树脂材质、一氮化硅材质或一氧化硅材质，但不以此为限。接着步骤3720，露出第一导电柱层210与第二导电柱层240。在本实施例中，露出第一导电柱层210与第二导电柱层240应用磨削(Grinding)方式移除第二介电材料层272的一部分，以露出第一导电柱层210与第二导电柱层240。较佳但非限定地，第一导电柱层210与第二导电柱层240与第二介电材料层272实质上对齐，例如是共面。在另一实施例中，可在形成第二介电材料层272的同时，露出第一导电柱层210与第二导电柱层240，而无需移除第二介电材料层272的任何部分。步骤3722，如图21H所示，形成一第二导线层260于第一导电柱层210、第二导电柱层240与第二介电材料层272上。在一实施例中，第二导线层260可应用无电镀(ElectrolessPlating)技术、溅镀(SputteringCoating)技术或蒸镀(ThermalCoating)技术所形成，但并不以此为限。其中第二导线层260可以为图案化导线层，材质可以为金属，例如是铜，其包括至少一走线或至少一芯片座，并形成对应于露出的第一导电柱层210或第二导电柱层240上。步骤3724，如图21I所示，移除附加电路板300以露出第一导线层200的走线与芯片座。在本实施例中，移除附加电路板300应用蚀刻制程(EtchingProcess)或剥离制程(DebondingProcess)所达成，然而移除金属附加电路板300的方法也可使用物理制程，例如附加电路板研磨，但不以此为限。如同实施例二所述，本实施例的第一导电柱层210可以以一第三导电柱层212与一第四导电柱层214所组成。进一步地，如同实施例三所述，第三导电柱层212可以以一第五导电柱层216A与一第六导电柱层216B所组成。其中第三导电柱层212、第四导电柱层214、第五导电柱层216A与第六导电柱层216B的线宽可依需要设计成相等或不等的线宽。进一步地，如同实施例四所述，第一导电胶层220可以以一第二导电胶层222与一第三导电胶层224所组成，其中第二导电胶层222与第三导电胶层的线宽可依需要设计成相等或不等的线宽。图22为本发明第九实施例的封装装置示意图。封装装置100，其包含:一第一导线层400；一第一导电柱层410设置于第一导线层400上；一第二导线层420设置于第一导电柱层410上；一第三导电柱层430设置于第二导线层420上；一第一导电胶层440设置于第一导电柱层410上；一内接元件450包括一第一导电极层452与一第二导电极层454，其中第一导电极层452设置并电性连接于第一导电胶层440上；一第二导电柱层460设置于内接元件450中的第二导电极层454上；一第一铸模化合物层470以及一第三导线层480。其中第一导电胶层440可以点胶制程(DispenseProcess)或印刷制程(PrintProcess)所形成，但不以此为限。而内接元件450可为一主动元件、一被动元件或一半导体芯片，但不以此为限。上述第一导线层400、第一导电柱层410、第二导线层420、第三导电柱层430、第一导电胶层440、内接元件450与第三导电柱层460嵌设于第一铸模化合物层470内。第三导线层480设置于第二导电柱层430、第二导电柱层460与第一铸模化合物层470上，其中第一导线层400、第二导线层420与第三导线层480包括至少一走线或至少一芯片座，但不以此为限。本实施例中各元件层的形成方法与前述实施例相同，于此不再赘述。图23为本发明第十实施例的封装装置示意图。封装装置110，其包括一第一导线层400、一第一导电柱层410、一第二导线层420、一第三导电柱层430、一第一导电胶层440、一内接元件450、一第二导电柱层460、一第一铸模化合物层470以及一第三导线层480。与第九实施例相较，本实施例中的第一导电胶层440设置于第二导线层420上。此外，第九实施例与第十实施例亦可如前述第二实施例及第四实施例所述，其第一导电柱层410可由两层(或多层)导电柱层所组成，且此多层导电柱层的线宽可依需要设计为相等或不等线宽。而第一导电胶层440亦可由两层(或多层)导电胶层所形成，且此多层导电胶层的线宽可依需要设计为相等或不等线宽。其形成方法与前述实施例相同，于此不再赘述。综上所述，本发明提供的封装装置及其制作方法相较于图1传统的玻璃纤维基板封装结构10A，其利用一组铸模化合物层(MoldingCompoundLayer)或多组铸模化合物层作为无核心基板的主体材料来取代昂贵的传统的玻璃纤维基板，并以较低成本的金属层电镀导线层的流程来取代昂贵的传统的金属层激光盲埋孔流程，可缩短加工时间和流程并大幅降低制作成本。再者本发明直接使用点胶或印刷方式可精准地将导电胶黏着于第一导电极层上，并根据设计需求而调整导电胶与导电极的相对位置，如此可增加电性与讯号稳定性，降低结构厚度与缩小基板尺寸，改善有限空间内线路设计的使用率。因不需使用激光钻孔作电性导通，故可弹性设计通孔或盲孔所需要的图形如方形、椭圆形或R角的变化。再者使用铸模化合物层的内接元件结构更可缩小基板尺寸，而改善有限空间内线路的设计使用率，而使元件于铸模化合物层基板内有较高的可靠度，进而降低成本。进一步来说因使用多组铸模化合物层，故可作较细线路设计或于内接元件下方可作讯号线等设计。以上所述具体实施例仅用于例释本发明的特点及功效，而非用于限定本发明的可实施范畴，于未脱离本发明上揭的精神与技术范畴下，任何运用本发明所揭示内容而完成的等效改变及修饰，均仍应为本案权利要求范围所涵盖。