一种压接式绝缘型电力半导体模块的共用电极的制作方法
【专利摘要】一种压接式绝缘型电力半导体模块的共用电极，该共用电极有上下两处折弯部；下折弯部两端对应设有防止共用电极在折弯成型过程中形成挤出部的缺口；下折弯部的外壁设有连接两端缺口、防止共用电极在折弯成型过程中形成突出部的凹槽。上折弯部两端对应设有防止共用电极在折弯成型过程中形成挤出部的缺口；上折弯部的外壁设有连接两端缺口、防止共用电极在折弯成型过程中形成突出部的凹槽。本实用新型通过在共用电极的打弯处的两侧，加开4个缺口，并冲压或铣削加工两条凹槽，可使碎片率大大降低，而绝缘电压的合格率达到98%至100%，从而使整个模块生产的成品率大大提高。
【专利说明】一种压接式绝缘型电力半导体模块的共用电极
【技术领域】
[0001]本实用新型涉及一种压接式绝缘型电力半导体模块的共用电极。
【背景技术】
[0002]电力半导体模块有焊接式和压接式两大类，同时又各有绝缘型和非绝缘型两种。图1示出了普通的压接式绝缘型模块的内部结构示意图。它是将电力半导体芯片(整流管、晶闸管、GRT、NOSFET, IGBT……等)通过模块结构件压装在模块铜底板上，所有电极都从模块上端引出，所有电极和铜底板之间用陶瓷片(Al203、AlN、Be0等)作导热和电绝缘，模块工作时，铜底板是不带电的。各电极和铜底板之间的绝缘电压VISO要达到2500V (A.C)以上，以保障人们的生命和财产安全。由于各芯片之间的连接已在模块内部完成，加之铜底板不带电，这样，整机(装置)的设计者可以把多个模块安装在同一个散热器上，把它们连接成各种电路，从而大大地简化了电路的结构设计。加之模块的外形尺寸和安装尺寸的标准化，因而它与同容量的分立器件连接成的电路相比，具有外接线简单，结构紧凑，体积小，重量轻，互换性好，安装和维修方便等诸多优点，它已成为分立器件的更新换代产品，已被广泛地应用在机电行业的各个领域:如加热控温、电机调速、软起动、无功补偿、变频和逆变等诸多领域。
[0003]在压接式绝缘型模块的制造中，如图1中的陶瓷片，它起着导热和绝缘的双重作用，它对降低模块结壳热阻，提高模块的通态能力(电流)起着很大的作用，更是绝缘电压要^ 2500伏(A.C)的关键。目前在压接式绝缘型模块的制造中普遍采用氮化铝(AlN)陶瓷(也有BeO的，但有毒)。
[0004]陶瓷本身硬而脆，抗压强度很高，但抗弯强度很低，经实验证明，0.4mm厚的薄片(Φ35)在15MP的压力下，陶瓷片并未碎裂，然后测其绝缘电压，竟能测到1KV (A-C)(此值为测量仪器的上限值)。另一试验是:MTC500A模块，通常装配时的最高压力为14 M P，但后来一直加大到30MP，装完之后测其芯片性能良好，绝缘电压也都> 2500伏(A.C)。当然这些试验都是在各结构件(包括共用电极)、芯片、陶瓷片、铜底板的平整度、粗糙度经过严格检查后进行装配的。上述两个试验说明:在通常的装配250A模块时用10?12MP、500A模块用12?14MP的压力是不会把陶瓷片压碎裂的。
[0005]目前一般的企业在装配模块时，陶瓷片的碎片率都在10%以上，有的甚至高达20%以上，亦即绝缘电压的合格率只能达到90%?80%。
[0006]图2示出了从图1分解下来的底下部分的理想结构，其中的陶瓷片起着导热和绝缘的双重作用，陶瓷片上、下各接触面的平整度、平行度、粗糙度都很好，共用电极打弯也都为直角，在这些理想的条件下，模块组装过程中，在1MP以上的压装下，陶瓷片、芯片是不会受到损坏的。但这种理想结构是很难实现的。其中最大的问题是共用电极的设计与加工，图5示出了现有的双晶闸管MTC250A模块的共用电极设计图，而实际加工出来的是变了形的图3所示产品。它是经过下料、退火、打弯整形工艺所形成的有缺陷的产品。其缺陷有二，一是打弯处有突出部，突出部尺寸d有0.1 mm — 0.3mm，且晶体结构受损，硬度增大。二是如图3中的B-B视图所示，打弯处的挤出部，两侧被挤出0.2mm以上，硬而锋利。这两种缺陷当中，第一种缺陷最坏。
[0007]图4示出了第一种缺陷在模块装配中的影响示意图。图中的大圆圈内显示，共用电极的突出部与陶瓷片的接触面很小，在压装过程中，很容易把陶瓷片压碎，绝缘电压上不去，绝缘电压要大于和等于2500V (A.C)的合格率一般只能在90%左右，这直接影响到模块的成品率，由于氮化铝(AlN)和氧化铍(BeO)昂贵，它的成本也会增加，再加上返工工时的增加，使生产效益和经济效益大大降低。
[0008]图3中B-B视图中的挤出部为第二缺陷，因为共用电极是精准地装入模块塑料底座上的，共用电极的挤出部将很难装进去，否则将塑料底座内壁刮削而强压下去，这过程将引起共用电极变形，也影响生产效率。刮削下来的塑料碎末掉落在共用电极与陶瓷片的界面上，严重时在加压时把陶瓷片压碎。
[0009]综上所述，压接式绝缘型模块，它的成品率除了要求高性能的芯片外，对结构件的要求也很高，这其中对共用电极要求就更高，但很少被人们所重视，即使重视了，也没有找到它的要害。
【发明内容】
[0010]本实用新型的发明目的在于克服现有技术的上述不足而提供一种可有效降低碎片率的压接式绝缘型电力半导体模块的共用电极。
[0011]本实用新型的技术方案是:该共用电极有上下两处折弯部；下折弯部两端对应设有防止共用电极在折弯成型过程中形成挤出部的缺口 ；下折弯部的外壁设有连接两端缺口、防止共用电极在折弯成型过程中形成突出部的凹槽。
[0012]所述上折弯部两端对应设有防止共用电极在折弯成型过程中形成挤出部的缺口 ；上折弯部的外壁设有连接两端缺口、防止共用电极在折弯成型过程中形成突出部的凹槽。
[0013]所述缺口为半圆形。
[0014]所述凹槽为半圆槽或方槽。
[0015]本实用新型的优点和效果:
[0016]I)本实用新型的最大优点是设计和加工简单，在原有的整个模块的生产过程中，只需对共用电极的设计和加工进行改造，下料模具增开4个缺口，冲压或铣削加工两条凹槽即可。其它无需作任何改动。
[0017]2)本实用新型与现有技术相比，没有了突出部和挤出部，与理想结构图2相同。
[0018]3)如图8所示，由于共用电极的平整度和平行度都很高，与陶瓷片及芯片的接触良好，所以在模块压装力为10?14MP时，陶瓷片和芯片是不可能损坏的，正如前面所述过的两个试验结果来看，安装压力还可以适当加大，这对于降低芯片的通态电压(压降)，提高模块的通态电流是有好处的。
[0019]4)由于上述原因，整个模块的绝缘电压(VISO)的合格率由原来的80% — 90%提高到98%以上，乃至100%，使整个模块的成品率能提高5%以上。减少了陶瓷片的碎裂，降低了成本。减少了返工修复的工时，提高了生产效率。
[0020]5)由于测量绝缘电压要达到2500伏(A.C)以上，由于陶瓷片的碎裂而达不到要求，往往人们在测量时被电打，虽然测量设备有保护功能，即测量达不到2500伏(A.0时，仪器自动断开电源，但人们在测量时还是紧张。绝缘电压合格率上去了，也就克服了人们在测量时的恐惧心理，保护了人们的身心健康，这就是提高了经济效益的同时，也提高了社会效益。
[0021]6)本实用新型只用双晶闸管绝缘型MTC250A模块为例作了较详细的说明，其实涵盖了所有的电流等级，也涵盖了所有的电力半导体芯片(整流管、晶闸管、GTR、M0SFET、IGBT、IGCT……等)的压接式绝缘型模块的应用。本实用新型也只对共用电极为例，它也可以是单一电极。
[0022]7、目前我国电力半导模块的市场已经形成相当大的规模，仅整流管和晶闸管绝缘型压接式模块年产量就超过100万块以上，并以20%以上的速度增长，所以本实用新型对降低成本，提高产品的成品率，提高产品质量和可靠性，可产生巨大的经济效益和社会效益。
【专利附图】
【附图说明】
[0023]图1为普通的双晶闸管压接式绝缘型模块的内部结构示意图。
[0024]图2为普通的双晶闸管压接式绝缘型模块底下部分的理想结构。
[0025]图3为现有的共用电极的缺陷示意图。
[0026]图4为图3的B-B剖视图。
[0027]图5为现有的共用电极的缺陷在装配中的影响示意图。
[0028]图6为本实用新型的结构示意图。
[0029]图7为本实用新型的使用状态示意图。
[0030]图8为本实用新型的折弯前结构示意图。
[0031]图9为图8的俯视图。
【具体实施方式】
[0032]图6、图7中，该共用电极有两处折弯部，上折弯部两端对应设有防止共用电极在折弯成型过程中形成挤出部的缺口 I ;上折弯部的外壁设有连接两端缺口、防止共用电极在折弯成型过程中形成突出部的凹槽2。下折弯部两端对应设有防止共用电极在折弯成型过程中形成挤出部的缺口 3 ;下折弯部的外壁设有连接两端缺口、防止共用电极在折弯成型过程中形成突出部的凹槽4。本实用新型通过在共用电极的打弯处的两侧，加开4个缺口，并冲压或铣削加工两条凹槽，可使碎片率大大降低，而绝缘电压的合格率达到98%乃至100%，从而使整个模块生产的成品率大大提高。本实用新型适用于所有的电力半导体芯片(整流管、晶闸管、GTR、M0SFET、IGBT, IGCT……等)组装的压接式绝缘型模块。
[0033]图8、图9中，在压接式绝缘型模块中，将共用电极的打弯处两侧各加开两个缺口，在两个打弯处冲压或铣削两条凹槽。在经过下料、退火和打弯整形之后，形成本实用新型。其中，缺口 1、缺口 I’、缺口 3、缺口 3’、为Rl的半圆缺口。凹槽4宽为2mm，槽深为0.5mm,凹槽可为半圆槽或方槽。
【权利要求】
1.一种压接式绝缘型电力半导体模块的共用电极，该共用电极有上下两处折弯部；其特征在于:下折弯部两端对应设有防止共用电极在折弯成型过程中形成挤出部的缺口 ；下折弯部的外壁设有连接两端缺口、防止共用电极在折弯成型过程中形成突出部的凹槽。
2.根据权利要求1所述的压接式绝缘型电力半导体模块的共用电极，其特征在于:所述上折弯部两端对应设有防止共用电极在折弯成型过程中形成挤出部的缺口 ；上折弯部的外壁设有连接两端缺口、防止共用电极在折弯成型过程中形成突出部的凹槽。
3.根据权利要求1或2所述的压接式绝缘型电力半导体模块的共用电极，其特征在于:所述缺口为半圆形。
4.根据权利要求1或2所述的压接式绝缘型电力半导体模块的共用电极，其特征在于:所述凹槽为半圆槽或方槽。
【文档编号】H01L23/48GK203983259SQ201420389278
【公开日】2014年12月3日 申请日期:2014年7月15日 优先权日:2014年7月15日
【发明者】王耀先 申请人:襄阳硅海电子股份有限公司