表面贴装集成电路引线框架的制作方法
【专利摘要】本实用新型提供一种表面贴装集成电路引线框架，它包括上、下两条边带(1)、多个呈矩阵排列的引线框架单元体，所述引线框架单元体包括用于安装芯片的载片区(2)、引线脚(3)、镀银层(4)，所述载片区(2)位于引线框架单元体的正中间，所述引线脚(3)的内引脚(3.1)环绕在载片区(2)周围进行排列，所述引线脚(3)的外引脚(3.2)一半相互平行排列于引线框架单元体的上边缘、另一半相互平行排列于引线框架单元体的下边缘，所述镀银层(4)覆盖在载片区(2)的外围和引线脚(3)的内引脚(3.1)之间区域，所述载片区(2)的背面设置有呈矩阵排列的半球状凹坑(5)。该引线框架成本相对较低、塑封时牢固度强。
【专利说明】表面贴装集成电路引线框架
【技术领域】
[0001]本实用新型涉及一种半导体引线框架版，具体涉及一种表面贴装集成电路引线框架。
【背景技术】
[0002]表面贴装集成电路引线框架是制造集成电路半导体元件的基本部件，主要应用于计算机、手机、空调等设备中。目前，表面贴装集成电路引线框架一般包括载片区、引线脚、电镀区，其电镀区一般为一整块覆盖载片区的连续区域，这导致电镀面积相对较大，从而制作成本相对较高。另外，现有的表面贴装集成电路引线框架，其在后续塑封料封装过程中，塑封料与引线框架之间容易脱落，导致产品整体质量不高。
实用新型内容
[0003]本实用新型所要解决的技术问题是提供一种成本相对较低、塑封时牢固度强的表面贴装集成电路引线框架。
[0004]本实用新型所采用的技术方案为:
[0005]一种表面贴装集成电路引线框架，该引线框架包括上、下两条边带和位于边带内的多个呈矩阵排列的引线框架单元体，所述引线框架单元体包括用于安装芯片的载片区、引线脚、镀银层，所述载片区位于引线框架单元体的正中间，所述镀银层电镀于引线框架单元体的正面，所述引线脚的内引脚环绕在载片区周围进行排列，所述引线脚的外引脚一半相互平行排列于引线框架单元体的上边缘、另一半相互平行排列于引线框架单元体的下边缘，所述镀银层覆盖在载片区的外围和引线脚的内引脚之间区域(即镀银层为一片空心环状区域且该区域的内环覆盖在载片区的外围、外环覆盖住引线脚的内引脚)，所述载片区的背面设置有呈矩阵排列的半球状凹坑。
[0006]与现有技术相比，本实用新型具有以下显著优点和有益效果:本实用新型的镀银层为一块覆盖载片区外围和引线脚内引脚之间区域的空心环状区域，这种改进使得电镀层在满足使用需求的同时，可以尽可能减少电镀材料即银的用量，有利于降低生产成本。引线脚的内引脚环岛(载片区)排列、外引脚整齐排列于引线框架单元体的上边缘或下边缘，不仅为镀银层的空心环状设计提供可能，也有效提高了该表面贴装集成电路引线框架的整体共面性，使引线脚不容易发生翘起或位置移动等情况。另外，载片区的背面设置有呈矩阵排列的半球状凹坑，这有利于提高该表面贴装集成电路引线框架在塑封时的结合力，使得引线框架与塑封材料之间结合力强，牢固度高，不易脱开，从而提高产品综合性能。
[0007]作为优选，所述引线脚的外引脚其背面设置有两道V槽、正面设置有一道V槽，其中正面的V槽设置于背面的两道V槽之间。这有利于提高该表面贴装集成电路引线框架在塑封时与塑封材料的结合力，使结合更为牢固，不易脱开。
[0008]作为优选，所述引线脚的数量为四十八个。该引线脚的数量能满足一般市场使用需求，且与载片区之间的布形也较为合理。
[0009]作为优选，所述镀银层所覆盖的载片区外围的宽度为0.25-0.55mm，所述镀银层所覆盖的引线脚的内引脚的宽度为0.45-0.7mm。该宽度保证满足一般使用需求的情况下，仅可能减少电镀材料的用量，有利于降低成本。
[0010]作为优选，所述引线脚的外引脚与引线框架单元体的上边缘或下边缘垂直。这有利于保证该表面贴装集成电路弓丨线框架在使用中的共面性。
【专利附图】
【附图说明】
[0011]图1所示的是本实用新型表面贴装集成电路引线框架的示意图；
[0012]图2所示的是本实用新型表面贴装集成电路引线框架的引线框架单元体的示意图；
[0013]图3所示的是本实用新型表面贴装集成电路引线框架的引线框架单元体正面的部分示意图；
[0014]图4所示的是本实用新型表面贴装集成电路引线框架的引线框架单元体背面的部分示意图；
[0015]图5所示的是图5中的A-A剖面示意图。
[0016]其中:1、边带；2、载片区；3、引线脚；3.1、内引脚；3.2、外引脚；4、镀银层；5、半球状凹坑；6、V槽。
【具体实施方式】
[0017]以下结合实施例对本实用新型作进一步具体描述，但不局限于此。
[0018]如图1-5所示，本实用新型表面贴装集成电路引线框架包括上、下两条边带I和位于边带I内的多个呈矩阵排列的引线框架单元体。所述引线框架单元体包括用于安装芯片的载片区2、引线脚3、镀银层4。所述载片区2位于引线框架单元体的正中间。所述引线脚3的数量为四十八个，其内引脚3.1环绕在载片区2周围进行排列，其外引脚3.2 一半(二十四个)相互平行且垂直排列于引线框架单元体的上边缘、另一半(另外二十四个)相互平行且垂直排列于引线框架单元体的下边缘。
[0019]所述镀银层4电镀于引线框架单元体的正面，所述镀银层4覆盖在载片区2的外围和引线脚3的内引脚3.1之间区域(即镀银层4为一片空心环状区域且该区域的内环覆盖在载片区2的外围、外环覆盖住引线脚3的内引脚3.1)。所述载片区2的背面设置有呈矩阵排列的半球状凹坑5。
[0020]所述引线脚3的外引脚3.2其背面设置有两道V槽6、正面设置有一道V槽6，其中正面的V槽6设置于背面的两道V槽6之间。
[0021 ] 所述镀银层4所覆盖的载片区2外围的宽度为0.25-0.55_，所述镀银层4所覆盖的引线脚3的内引脚3.1的宽度为0.45-0.7mm。
[0022]本实用新型的上述实施例是对本实用新型的说明而不能用于限制本实用新型，与本实用新型的权利要求书相当的含义和范围内的任何改变，都应认为是包括在权利要求书的范围内。
【权利要求】
1.一种表面贴装集成电路引线框架，包括上、下两条边带(I)和位于边带(I)内的多个呈矩阵排列的引线框架单元体，所述引线框架单元体包括用于安装芯片的载片区(2)、引线脚(3)、镀银层(4)，所述载片区(2)位于引线框架单元体的正中间，所述镀银层(4)电镀于引线框架单元体的正面，其特征在于:所述引线脚⑶的内引脚(3.1)环绕在载片区(2)周围进行排列，所述引线脚(3)的外引脚(3.2) —半相互平行排列于引线框架单元体的上边缘、另一半相互平行排列于引线框架单元体的下边缘，所述镀银层(4)覆盖在载片区(2)的外围和引线脚⑶的内引脚(3.1)之间区域，所述载片区(2)的背面设置有呈矩阵排列的半球状凹坑(5)。
2.根据权利要求1所述的表面贴装集成电路引线框架，其特征在于:所述引线脚(3)的外引脚(3.2)其背面设置有两道V槽(6)、正面设置有一道V槽(6)，其中正面的V槽(6)设置于背面的两道V槽(6)之间。
3.根据权利要求1所述的表面贴装集成电路引线框架，其特征在于:所述引线脚(3)的数量为四十八个。
4.根据权利要求1所述的表面贴装集成电路引线框架，其特征在于:所述镀银层(4)所覆盖的载片区(2)外围的宽度为0.25-0.55mm，所述镀银层(4)所覆盖的引线脚(3)的内引脚(3.1)的宽度为0.45-0.7mmο
5.根据权利要求1所述的表面贴装集成电路引线框架，其特征在于:所述引线脚(3)的外引脚(3.2)与引线框架单元体的上边缘或下边缘垂直。
【文档编号】H01L23/495GK203967075SQ201420430546
【公开日】2014年11月26日 申请日期:2014年7月31日 优先权日:2014年7月31日
【发明者】陈孝龙, 陈明明, 袁浩旭, 李靖, 朱敦友 申请人:宁波华龙电子股份有限公司