具有静电释放保护二极管的半导体器件及其制造方法与流程

本发明具体涉及一种具有静电释放保护二极管的半导体器件及其制造方法。

背景技术：

射频功率器件LDMOS(横向双扩散金属氧化物半导体)常用于手机基站、广播电视和雷达等领域。由于射频特性，不同于其他的功率MOS管的是，射频功率器件LDMOS对栅电阻的要求极高，且栅电阻尽可能小，因此必须采用栅极低阻化工艺降低栅电阻。一般情况下，降低栅电阻通过在栅极上形成金属硅化物来实现。

为保证工作可靠，会在射频功率器件LDMOS上集成静电释放(Electro-Static Discharge，ESD)保护二极管。通常ESD保护二极管制作在多晶硅上面，并且上面不能形成金属硅化物，否则ESD保护二极管将短路，起不到ESD防护作用。

制作金属硅化物的比较可行的材料有Ti(钛)，Co(钴)，Ni(镍)。目前，使用化学机械研磨(Chemical Mechanical Polishing,CMP)方法，会存在这样一个问题：射频功率器件LDMOS的栅极多晶硅和制作ESD保护二极管的多晶硅上同时形成金属硅化物。

现有的CMP方法,具体包括以下步骤：

第一步，在外延上，如图1所示，用LOCOS(Local Oxidation of Silicon，硅的局部氧化)工艺形成场氧化层；

第二步，如图2所示，形成第一氧化层，并沉积多晶硅；

第三步，用光刻和刻蚀工艺形成栅极多晶硅和ESD多晶硅。如图3所示，ESD多晶硅放置在场氧化层上，栅极多晶硅放置在有源区的第一氧化层之上；

第四步，如图4所示，定义体区、漂移区，并进行源/漏区注入、P+注入；这个过程同时也形成了ESD二极管的阴极区和阳极区；

第五步，如图5所示，沉积一层厚的氧化层；

第六步，如图7所示，用CMP(化学机械研磨)研磨到多晶硅；

第七步，如图8所示，进行金属化合物的工艺步骤。

上述的工艺方法中，由于栅极多晶硅和ESD多晶硅在同一水平面上，所以在CMP结束时，这两个区域的多晶硅的表面都会暴露出来。这样一来，就会在这两个区域的多晶硅上都形成金属硅化物。ESD多晶硅上的金属硅化物会造成ESD短路，失去对器件的ESD保护。

综上所述，一方面，射频功率器件LDMOS栅极多晶硅上需要形成金属硅化物；另一方面，制作ESD保护二极管的多晶硅上不能形成金属硅化物，因此，上述两方面就形成了矛盾。

技术实现要素：

针对现有技术中的缺陷，本发明提供一种具有静电释放保护二极管的半导体器件及其制造方法，可以解决在栅极多晶硅上形成金属硅化物同时在ESD多晶硅上不形成金属硅化物的技术问题，实现ESD保护二极管正常工作的同时降低栅电阻的效果。

第一方面，本发明提供了一种具有静电释放保护二极管的半导体器件的制造方法，包括以下步骤：

S1、对半导体器件衬底的外延层的部分区域进行氧化，形成场氧化区域；

S2、对所述场氧化区域进行刻蚀，使外延层在所述场氧化区域的上表面低于在非场氧化区域的上表面；

S3、在所述非场氧化区域的外延层的上表面形成第一氧化层，并在所述第一氧化层与所述场氧化区域之上沉积多晶硅层；

S4、刻蚀所述多晶硅，形成位于所述场氧化区域的静电释放多晶 硅以及位于所述非场氧化区域的栅极多晶硅，并使所述静电释放多晶硅的上表面低于所述栅极多晶硅的上表面；

S5、在经步骤S4生成的结构上表面沉积第二氧化层；

S6、研磨所述第二氧化层，暴露出所述栅极多晶硅的上表面；

S7、在经所述步骤6形成结构上表面沉积金属钛，并生成钛硅合金。

可选地，所述步骤S7后，包括：

S8、清洗剩余的金属钛，并利用快速退火方式改变所述钛硅合金的合金相，以降低所述钛硅合金的电阻率。

可选地，所述步骤S1形成的所述场氧化层厚度为8000～30000埃。

可选地，所述步骤S2中，采用湿法刻蚀工艺刻蚀所述场氧化层，刻蚀厚度与形成的所述场氧化区域的厚度的比例为55％～65％。

可选地，所述步骤S3中形成的所述多晶硅层的厚度为1500～4000埃。

可选地，所述步骤S5中形成的所述氧化区域的厚度为所述步骤3中形成的所述多晶硅层厚度的2～3倍。

可选地，所述步骤S7中，生成所述钛硅合金采用快速热退火方法，温度介于650～750度之间，持续时间在20～40秒之间。

可选地，所述步骤S8中，所述清洗药液为硫酸与双氧水的混合液或者氨水与双氧水的混合液。

可选地，所述步骤S8中，快速热退火方式的温度介于850～900度之间，持续时间20～40秒。

第二方面，本发明还提供了一种具有静电释放保护二极管的半导体器件，采用上文所述的方法制成。

由上述技术方案可知，本发明在通过将场氧化层向下刻蚀，使得置于场氧化层上的ESD多晶硅低于置于第一氧化层上的栅极多晶硅， 从而在CMP结束后，栅极多晶硅暴露而ESD多晶硅还有足够的氧化层保护，可以实现ESD保护二极管正常工作的同时降低栅电阻的效果。

附图说明

通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：

图1到图7是现有技术中一种具有静电释放保护二极管的半导体器件的制造工艺过程中的结构的截面图；

图8是本发明一实施例中一种具有静电释放保护二极管的半导体器件的制造方法流程图；

图9是本发明一实施例中，刻蚀场氧化层的方法流程图；

图10到图19示出了本发明一个实施例中具有静电释放保护二极管的半导体器件的制造工艺过程中的结构的截面图。

具体实施方式

下面将结合附图对本发明的实施例进行详细描述。

本发明提供了一种具有静电释放保护二极管的半导体器件的制造方法，如图8所示，具体包括：

S1、对半导体器件衬底的外延层的部分区域进行氧化，形成场氧化区域；

S2、对场氧化区域进行刻蚀，使外延层在场氧化区域的上表面低于在非场氧化区域的上表面；

S3、在非场氧化区域的外延层的上表面形成第一氧化层，并在第一氧化层与场氧化区域之上沉积多晶硅层；

S4、刻蚀多晶硅，形成位于场氧化区域的静电释放多晶硅以及位于非场氧化区域的栅极多晶硅，并使静电释放多晶硅的上表面低于栅极多晶硅的上表面；

S5、在经步骤S4生成的结构上表面沉积第二氧化层；

S6、研磨第二氧化层，暴露出栅极多晶硅的上表面；

S7、在经步骤6形成结构上表面沉积金属钛，并生成钛硅合金。

可见，本发明实施例通过刻蚀场氧化层，使场氧化层低于第一氧化层，进行使得置于场氧化层上的ESD多晶硅低于置于第一氧化层上的栅极多晶硅，使得化学机械研磨过程结束后栅极多晶硅的上表面能够暴露出来，ESD多晶硅上表面还有足够的氧化层进行保护，从而只在栅极多晶硅上表面形成钛硅合金，从而实现ESD保护二极管正常工作的同时能够降低栅电阻的效果。

类似地，本发明实施例中，制作金属硅化物还可以为有钴和镍等材料。

在具体实施时，上述步骤S2可以如图9所示，包括：

S21、设置场氧化层的刻蚀厚度；

S22、采用湿法刻蚀工艺刻蚀场氧化层。

可选的，本实施例中，该刻蚀厚度与场氧化层厚度的比例为55％～65％，使得场氧化层的上表面低于非场氧化层的上表面。

可选地，具体实施时步骤S7后还包括降低钛硅合金电阻率的步骤，包括：

S8、清洗剩余的金属钛，并利用快速退火方式改变钛硅合金的合金相，以降低钛硅合金的电阻率，满足半导体器件栅电阻较小的要求。

图10到图19示出了本发明一个实施例的具有静电释放保护二极管的半导体器件的制造方法过程中的结构的截面图。

图10示出了经步骤S1后形成的结构截面图。如图10所示，在半导体器件的衬底1的一个表面形成外延层2，在该外延层2进行硅的局部氧化，形成场氧化区域3。该场氧化区域3的厚度介于8000～30000埃之间。对于衬底与外延层材料本发明不作限定。此外，衬底与外延之间也可以包括粘合层、缓冲层和其他层(图10未标出)。本领域技术人员将认识到许多变化方案、修改方案和替代方案。

图11示出了步骤S2后形成的结构截面图。如图11所示，本发明的一个实施例中，采用湿法刻蚀工艺刻蚀场氧化区域3，可选地，刻蚀厚度与场氧化层的厚度比值为55％～65％，从而使得场氧化区域3的上表面低于外延层2的上表面。

在实际应用中，还可以采用干法刻蚀工艺刻蚀场氧化区域3，本领域的技术人员可以根据具体情况进行选择，本发明不作限定。

图12示出了步骤S3后形成的结构截面图。如图12所示，在外延层2的上表面形成第一氧化层4，厚度在150～400埃之间，然后在场氧化区域3与外延层2的上表面沉积多晶硅5。本实施例在沉积多晶硅5时，由于场氧化区域3与外延层2所处的环境相同，因此，形成的多晶硅能够均匀的覆盖在场氧化区域3与外延层2的上表面，厚度在1500埃到4000埃之间。

图13示出了步骤S4后形成的结构截面图。如图13所示，场氧化区域3上表面的ESD多晶硅52与位于第一氧化层4上表面的栅极多晶硅51的为同一工艺沉积而成，并且厚度相同。

需要说明的是，本发明中位于场氧化区域3上表面的ESD多晶硅52与位于第一氧化层4上表面的栅极多晶硅51的厚度可以不相同。即此时需要分2次沉积多晶硅，实现多晶硅的厚度不同。例如先在第一氧化层4上表面沉积多晶硅，经过光刻和刻蚀形成栅极多晶硅51；再在场氧化区域3上表面沉积多晶硅，经过光刻和刻蚀形成场氧化上的ESD多晶硅52。ESD多晶硅52的厚度可以小于栅极多晶硅51的厚度。ESD多晶硅52的厚度也可以大于栅极多晶硅51的厚度，不过仍需要保证ESD多晶硅52的上表面低于栅极多晶硅51的上表面。对于沉积多晶硅的过程，本发明不作限定。

图14示出了形成定义体区、漂移区，并进行源/漏区注入的截面图。如图14所示，定义形成了体区6、漂移区7以及漏区81、源区82、ESD阴极区、P+区91和ESD阳极区92。该部分内容为现有技术，本实 施例不再详述。

图15示出了步骤S5后形成的结构截面图。如图15所示，第二氧化层10将ESD多晶硅52、栅极多晶硅51、场氧化区域3与第一氧化层4的上表面进行覆盖。可选地，本实施例中采用化学气相沉积方法沉积第二氧化层10，第二氧化层10为二氧化硅，厚度为多晶硅厚度的2～3倍。对第二氧化层的材料，本发明不作限定。

图15示出了步骤S6后形成的结构截面图。如图16所示，对第二氧化层10进行研磨直至暴露栅极多晶硅51。由于ESD多晶硅52的上表面低于栅极多晶硅51，因此，研磨过程后，ESD多晶硅的上表面还覆盖有二氧化硅。该二氧化硅能够保护ESD多晶硅，防止其在后续工艺中形成金属硅化物。本实施例中，采用化学机械研磨方法研磨该第二氧化层10。

图17示出了步骤S7后形成的结构截面图。如图17所示，该金属钛层11覆盖栅极多晶硅51以及第二氧化层10的剩余部分，厚度介于200～1000埃之间。

图18示出了步骤S8后形成的结构截面图。如图18所示，使得金属钛层11与栅极多晶硅51发生反应，生成钛硅合金12。本实施例中，采用快速热退火方式，将温度设置在650～750度之间，持续时间为20～40秒，使得金属钛能够与多晶硅发生反应，并且，在此温度下金属钛与第二氧化层10不发生反应，从而只有在栅极多晶硅51的上表面与金属钛接触的部分生成钛硅合金。

图19示出了降低钛硅合金电阻率的截面图。如图19所示，在进行钛硅合金降低电阻率之前，还需要去除未参与反应的金属钛。本实施例中，清洗药液可以选择硫酸(H2SO4)和双氧水(H2O2)的混合液，也可以选择氨水(NH4OH)和双氧水(H2O2)的混合液。清洗药液只去除金属钛，而不会去除第二氧化层10。为满足射频功率器件LDMOS对要求栅电阻尽可能小的要求，本实施例中还采用栅极低阻 化工艺降低栅电阻。利用快速热退火方式，令温度介于850～900度之间，时间20～40秒，使得钛硅合金的合金相发生改变，降低钛硅合金的电阻率。

本发明可以采用是钛，钴，镍的任意一种生成金属硅化物，对于不同的金属，对应的两次快速热退火的温度不同，持续时间也有相应的变化。本实施例中针对金属钛进行了详细的说明，对于其他金属，本发明不再一一赘述。

对于制作半导体器件的持续步骤，例如孔层、金属布线、护层、减薄和背金等工艺，采用现有技术即可实现，本发明在此不再详述。

本发明的另一实施例提供了基于上述任意一种制作方法得到的具有静电释放保护二极管的半导体器件，该半导体器件的ESD保护二极管的上表面低于栅极多晶硅的上表面，并且ESD保护二极管的上表面还有氧化层进行保护，从而在生成钛硅合金工艺中，只有在栅多晶硅生成钛硅合金，并通过合金相转化降低钛硅合金的电阻率，使得ESD保护二极管正常工作的同时降低栅电阻，解决了现有技术中化学机械研磨方法在半导体器件栅极多晶硅和ESD多晶硅上同时形成金属硅化物的问题，实现了ESD保护二极管正常工作且栅电阻较小的效果。

在本发明的描述中需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的 具体含义。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。