1.一种半导体器件，包括：
第一外延层，在衬底上；
第二外延层，在第一外延层上；
第一源/漏区和第二源/漏区，在第一外延层和第二外延层中；
第一沟道，由第一源/漏区之间的第二外延层构成；
第一栅极堆叠，在第一沟道上，第一源/漏区、第一沟道和第一栅极堆叠构成第一器件；
第二沟道，由第二源/漏区之间的第一外延层构成，第二沟道上还具有残留的第二外延层；
第二栅极堆叠，在第二沟道上，第二源/漏区、第二沟道和第二栅极堆叠构成第二器件。
2.如权利要求1的半导体器件，其中，第一外延层和/或第二外延层为载流子迁移率大于衬底的高迁移率材料。
3.如权利要求2的半导体器件，其中，所述高迁移率材料包括选自SiGe、SiC、SiGeC、Ge、GeSn、GaN、GaP、GaAs、InN、InP、InAs、InSb的高迁移率材料或它们的组合材料。
4.如权利要求1的半导体器件，其中，第一沟道的厚度大于等于5nm。
5.如权利要求1的半导体器件，其中，第一源/漏区和/或第二源/漏区包括源漏延伸区、源漏重掺杂区、晕状源漏区、或抬升源漏区。
6.如权利要求1的半导体器件，其中，第一器件与第二器件之间具有隔离区。
7.如权利要求1的半导体器件，其中，第一和/或第二源/漏区上具有应力层和/或金属硅化物。
8.如权利要求1的半导体器件，其中，第一和/或第二栅极堆叠包括高k材料的栅介质层以及金属材料的栅导电层。
9.如权利要求1的半导体器件，其中，栅介质层与第一和/或第二沟道之间包括过渡层。
10.一种半导体器件制造方法，包括：
在衬底上依次形成第一外延层和第二外延层；
在第二外延层上，形成在第一区域中的第一伪栅极堆叠和在第二区域中的第二伪栅极堆叠；
在第二外延层和第一外延层中，形成在第一区域中的第一源/漏区和在第二区域中的第二源/漏区；
在衬底上形成层间介质层；
去除第一和第二伪栅极堆叠，在层间介质层中留下第一栅极开口和第二栅极开口；
选择性去除第二栅极开口中的第二外延层的至少一部分；
分别在第一和第二栅极开口中形成第一和第二栅极堆叠，第二栅极堆叠直接接触第一外延层，第二栅极堆叠下的第一外延层用作第二沟道，第一栅极堆叠直接接触第二外延层，第一栅极堆叠下的第二外延层用作第一沟道。
11.如权利要求10的半导体器件制造方法，其中，调节原料气配比以在相同腔室中形成载流子迁移率高于衬底的第一外延层和第二外延层。
12.如权利要求10的半导体器件制造方法，其中，选择性去除第二外延层的至少一部分之后，第二外延层残留的厚度为1～2nm。
13.如权利要求10的半导体器件制造方法，其中，形成第一源/漏区和第二源/漏区之后进一步包括，外延生长抬升源漏区和/或形成应力层。