与解耦电容器结合的来自第二级中部制程层的电容器的制作方法

本公开一般涉及集成电路(IC)。更具体而言，本公开涉及与解耦电容器结合的来自第二级中部制程层的电容器。

背景技术：

用于集成电路(IC)的半导体制造的工艺流程可包括前端制程(FEOL)、中部制程(MOL)和后端制程(BEOL)工艺。FEOL工艺可包括晶片制备、隔离、阱形成、栅极图案化、间隔物、扩展和源极/漏极植入、硅化物形成、以及双应力内衬形成。MOL工艺可包括栅极和端子触点形成。BEOL工艺可包括用于将在FEOL和MOL工艺期间创建的半导体器件互连的一系列晶片加工步骤。现代半导体芯片产品的成功制造和合格涉及所采用的材料和工艺之间的相互作用。具体地，在BEOL工艺中用于玻璃上覆无源(POG)器件的导电材料镀敷的形成是工艺流程中日益挑战的部分。

在制造高密度电容器(诸如金属氧化物金属(MOM)电容器或解耦电容器)时，仍有一个挑战是节省芯片面积以及提升芯片性能，而同时限制电容器的数目。由于集成电路的缩放，高性能器件的电容器的数目持续增加。因此，能够用有限数目的高密度电容器来高效地达成高电容水平是关心的议题。

概述

中部制程(MOL)层内的器件电容器结构包括第一MOL互连层。该第一MOL互连层可包括在半导体基板的有源表面上的一组虚设栅极触点之间的有源触点。该器件电容器结构还包括第二MOL互连层。第二MOL互连层可包括直接位于这些有源触点中暴露的各个有源节点上的一组堆叠式触点。第二MOL互连层还可包括在一些有源触点上的蚀刻停止层部分上的一组飞越(fly-over)触点。该飞越触点和该堆叠式触点可提供一组器件电容器的端子。

一种制造中部制程(MOL)层内的器件电容器结构的方法包括制造第一MOL互连层。该第一MOL互连层可包括在半导体基板的有源表面上的虚设栅极触点之间的有源触点。该方法还包括在该第一MOL互连层上沉积蚀刻停止层。该方法进一步包括制造第二MOL互连层。该第二MOL互连层可包括直接位于这些有源触点中暴露的各个有源触点上的堆叠式触点、以及在一些有源触点上的蚀刻停止层部分上的飞越触点。这些飞越触点和这些堆叠式触点可提供一组器件电容器的端子。

中部制程(MOL)层内的器件电容器结构包括第一MOL互连层。第一MOL互连层可包括在半导体基板的有源表面上的一组虚设栅极触点之间的有源触点。该器件电容器结构还包括第二MOL互连层。第二MOL互连层可包括直接位于这些有源触点中暴露的各个有源触点上的一组堆叠式触点。该第二MOL互连层还可包括在一些有源触点上的用于蚀刻停止的装置部分上的一组飞越(fly-over)触点。这些飞越触点和这些堆叠式触点可提供一组器件电容器的端子。

这已较宽泛地勾勒出本公开的特征和技术优势以便下面的详细描述可以被更好地理解。本公开的附加特征和优点将在下文描述。本领域技术人员应该领会，本公开可容易地被用作修改或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而，要清楚理解的是，提供每一幅附图均仅用于解说和描述目的，且无意作为对本公开的限定的定义。

附图简要说明

为了更全面地理解本公开，现在结合附图参阅以下描述。

图1解说了半导体电路的侧视图。

图2A和2B示出了从中部制程制造工艺制造的器件的横截面视图。

图3A和3B示出了根据本公开一方面的从中部制程制造工艺制造的器件电容器结构的横截面视图。

图3C示出了根据本公开一方面的从中部制程制造工艺制造的器件电容器结构的横截面视图。

图4是解说根据本公开的诸方面的中部制程制造工艺的过程流程图。

图5是示出其中可有利地采用本公开的配置的示例性无线通信系统的框图。

图6是解说根据一种配置的用于半导体组件的电路、布局、以及逻辑设计的设计工作站的框图。

详细描述

以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念的透彻理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此类概念。如本文所述的，术语“和/或”的使用旨在表示“可兼性或”，而术语“或”的使用旨在表示“排他性或”。

半导体制造工艺通常被分为三个部分：前端制程(FEOL)、中部制程(MOL)以及后端制程(BEOL)。前端制程工艺包括晶片制备、隔离、阱形成、栅极图案化、间隔物、和掺杂植入。中部制程工艺包括栅极和端子触点形成。然而，中部制程工艺的栅极和端子触点形成是制造流程的越发有挑战的部分，尤其是对于光刻图案化而言。后端制程工艺包括形成互连和电介质层以用于耦合至FEOL器件。这些互连可以用使用等离子体增强化学气相沉积法(PECVD)来沉积的层间电介质(ILD)材料的双镶嵌工艺来制造。

更近期以来，用于电路系统的互连级的数目由于如今在现代微处理器中被互连的大量晶体管而已显著增加。用于支持增加数量的晶体管的增加数量的互连级涉及更错综复杂的中部制程工艺以执行栅极和端子触点形成。

如本文所述，中部制程互连层可指代用于将第一导电层(例如，金属1(M1))连接至集成电路的氧化物扩散(OD)层以及用于将M1连接至该集成电路的有源器件的导电互连。用于将M1连接至集成电路的OD层的中部制程互连层可被称为“MD1”和“MD2”。用于将集成电路的M1连接至该集成电路的导电栅极的中部制程互连层可被称为“MP”。

在不期望的触点周围对中部制程互连层进行布线可涉及这些中部制程互连层之间的附加通孔。中部制程互连层之间的附加通孔可能会增加制造的复杂性和成本。而且，中部制程互连层之间的附加通孔可增加电路的故障模式。在本公开的一个方面，第二MOL导电层使用现有的工艺技术来提供附加的一组本地互连。

图1示出解说了根据本公开的一个方面的集成电路(IC)器件100的横截面视图，其中在第一中部制程(MOL)互连层110内执行导电层布线。该IC器件100包括具有浅沟槽隔离(STI)区(例如，隔离材料104)的半导体基板(例如，硅晶片)102。在隔离材料104和基板102内是有源区，其中形成了具有源极区、漏极区和栅极区(例如，栅极106)的有源器件。

同样在图1中，第一MOL互连层110包括使用现有工艺技术在基板102上制造的一组有源(氧化物扩散(OD))触点(M01)112(M01 112-1、M01112-2、M01 112-3、M01 112-4和M01 112-5)。有源触点112可被耦合至第一MOL互连层110内的有源器件(例如，源极和漏极区)。在一个配置中，可以使用附加的一组本地互连在第二MOL互连层内执行导电层的布线。导电层可以由钨或其他类似导电材料构成。

电容密度对于器件性能是有益的。例如，高密度电容器(诸如金属氧化物金属(MOM)电容器或解耦电容器)帮助节省芯片面积并提升芯片性能。高性能器件的高密度电容器的数目可以随着集成电路的指数式缩放而持续增加。因此，能够用有限数目的高密度电容器来高效地达成高电容水平是关心的议题。

根据本公开的一方面，提供了可以与其他电容器联用的新的附加中部制程(MOL)电容。这一来自诸MOL层中的一者的附加电容是获得电容而不增加高密度电容器的数目的高效且有效的方式。用来生成此附加电容的MOL层可以是前端制程(FEOL)有源器件和后端制程(BEOL)导电层(例如，M1、M2和其他导电材料层)之间的第二MOL互连层。

图2A和2B示出了从中部制程制造工艺制造的器件的横截面视图。

图2A示出了器件的中部制程(MOL)层的布局的俯视图200。可以从俯视图200中看到的元件包括栅极触点202(或虚设栅极触点(M03))、堆叠式触点206(206-1和206-2(M02))、以及飞越触点210(M02)。堆叠式触点206覆盖有源触点204并且在与有源触点204相同的方向上延伸，这可以从图2B中看到。栅极触点202和堆叠式触点206也在相同的方向上延伸。然而，飞越触点210在与栅极触点202和堆叠式触点206延伸的方向不同的方向(例如，正交方向上)延伸。飞越触点210可以保持与栅极触点202隔离并允许耦合到未示出的其他附加导电材料层。由于MOL制造工艺的性质，飞越触点210和栅极触点202之间可能存在隔离。

图2B示出了器件的各种MOL层的横截面视图220。可以从横截面视图220中看到的元件被划分成第一MOL互连层216(M01)和第二MOL互连层218(M02)。第一MOL互连层216包括有源触点204、栅极触点202和电介质材料212。第二MOL互连层218包括蚀刻停止层214、堆叠式触点206-1、堆叠式触点206-2和飞越触点210。在飞越触点210和栅极触点202之间还可以看到隔离。

至少两个不同掩模可以制造堆叠式触点206-1和堆叠式触点206-2。附加的掩模也可以制造飞越触点210。不同掩模图案中的每一者还可以导致不同的蚀刻深度。堆叠式触点206-1、堆叠式触点206-2和飞越触点210的制造可包括沉积、图案化、暴露和蚀刻。

因为图2A-2B中所示的器件中的各种组件的布置，未生成附加的或额外的电容。未生成附加的电容是因为飞越触点210以与堆叠式触点206-1和206-2的方向垂直的方向来取向。因此，飞跃式触点210、以及堆叠式触点206-1、206-2中任一者的导电材料不可能形成电容器的极板以产生附加的电容。结果，图2A-2B中所示的器件设计可能就其中设计不产生附加的电容的高密度电容而言并不高效，并会涉及在已经制造完成的组件上制造实际的电容器组件。

图3A和3B示出了根据本公开一方面的从中部制程制造工艺制造的器件电容器结构的横截面视图。

图3A是根据本公开一方面的器件电容器结构的中部制程(MOL)层的布局的俯视图300。图3A示出了与图2A类似的元件。图3A中的飞越触点210可以被视作在与栅极触点202和堆叠式触点206延伸的方向相同的方向上(例如，平行)延伸。在该配置中，飞越触点210可以使用飞越工艺来图案化并被印刷以制造飞越触点210。图3A中所示的飞越触点210和栅极触点202延伸的方向被示作垂直，但是其也可以是水平的。使得飞越触点210在与堆叠式触点206相同的方向上延伸带来了数个优点，如参照图3B所进一步解释的。

图3B是根据本公开一方面的器件电容器结构的各种MOL层的横截面视图320。图3B的横截面视图320示出了第一MOL互连层322和第二MOL互连层324。同样，组件上出现各种“+”或“-”符号以指示组件是具有正电荷还是具有负电荷。最终，在具有+符号的组件和具有-符号的组件之间出现了电容或者创建了电容器。

在该配置中，电介质材料212围绕第一MOL互连层322内的诸有源触点204之间的栅极触点202。可以看到，蚀刻停止层214(其也可以是电介质材料)放置在第二MOL互连层324内的诸飞越触点210和诸堆叠式触点206之间。电介质材料212可包括氮化硅(SiN)、碳化硅(SiC)和/或碳氮化硅(SICN)。蚀刻停止层214可以是与电介质材料212相同的材料，并且也包括氮化硅和/或碳氮化硅。虽然未在图3B中示出，但是可以在第二MOL互连层324的诸飞越触点210和诸堆叠式触点206之间的蚀刻停止层214上沉积氧化物材料。该氧化物材料可包括氧化硅。栅极触点202可以是到虚设栅极的触点，其中没有信号被馈送到栅极中，并且此类“虚设”组件并不用作晶体管的有源或起效组件。图3B中所示的组件还可以被布置在半导体基板的有源表面上。

各种组件(诸如栅极触点202、有源触点204、堆叠式触点206、和飞越触点210)还可以被印刷在电介质材料层上，例如以被形成在器件电容器结构内。例如，在形成栅极触点202(M03)之后，有源触点204(M01)被图案化并蚀刻。在图案化并蚀刻有源触点204之后，导电材料(例如，钨(W))被用来填充定义的区域，随后通过化学机械抛光(CMP)来完成有源触点204的形成。该导电材料填充过程可以通过在定义的区域内印刷导电材料来执行以完成第一MOL互连层。

在形成第一MOL互连层322(M01)之后，第二MOL互连层324(M02)(包括蚀刻停止层214)随后被沉积。随后执行图案化以及蚀刻过程来定义第一个堆叠式触点206-1、第二个堆叠式触点206-2，随后定义一个飞越触点210。然而，图案化并蚀刻以定义一个飞越触点210是在与第一个堆叠式触点206-1和第二个堆叠式触点206-2不同的标高处执行的。一旦定义，导电材料(例如，钨(W))就被用来填充定义的区域，随后进行化学机械抛光(CMP)来完成第一个堆叠式触点206-1、第二个堆叠式触点206-2和一个飞越触点210的形成。

根据本公开的一方面，在器件电容器结构中可以形成各种电容值，如图3C中进一步描述的。这些电容值包括形成在飞越触点210和堆叠式触点206之间的附加电容，诸如器件电容器302。

图3C示出了根据本公开一方面的从中部制程制造工艺制造的器件电容器结构的横截面视图330。

横截面视图330具有与图3B的横截面视图320类似的元件，区别在于示出了各种电容器或电容值，诸如一个器件电容器320、一个解耦电容器304、和一个MOM电容器306。

器件电容器302被形成在第二MOL互连层324的诸飞越触点210和诸堆叠式触点206之间。因为诸飞越触点210和诸堆叠式触点206在相同的方向上形成(即，平行(如图3A中所示))，所以在这两个组件之间可以更容易地创建电容。在制造过程期间，飞越触点210被图案化成在与堆叠式触点206相同的方向上延伸。图3A中该方向被示为垂直，但是其也可以是水平的。

解耦电容器304(也被称为“decap”)可以是传统的金属氧化物半导体(MOS)解耦电容器，并被形成在第一MOL互连层322的栅极触点202和有源触点204之间。

MOM电容器306形成在第二MOL互连层324中的飞越触点210和第一MOL互连层322中的有源触点204之间，其中蚀刻停止层214处在飞越触点210和有源触点204之间。蚀刻停止层214还可以是氧化物或氮化物(诸如，SiN)并且还可以具有高k值。

若围绕栅极的两个有源触点204(例如，栅极触点202)形成了晶体管的源极和漏极，那么也可以有一些电容(未示出)形成在该晶体管的栅极触点202和沟道区之间。

形成在飞越触点210和堆叠式触点206之间并也包括蚀刻停止层214(其可以是高k材料)的总体电容也可以大于或等于从MOM电容器的密集导电材料层(或有可能从较低层)形成的电容量。差别在于，在图3C的MOL器件的情形中，使用了高k材料(例如，在蚀刻停止层214中)，而MOM电容器可以在其导电层之间使用低k材料。

如上文所描述的，形成在飞越触点210和堆叠式触点206的平行组件之间的附加电容也可以与来自解耦电容器304、MOM电容器306以及图3C中存在的其他电容值结合。

形成图3C中的器件的过程就掩模利用而言是高效的。例如，用于在针对图2A-2B描述的工艺中制造飞越触点210的掩模被重用以提供附加的电容以提供改进的设计密度。因此，以上描述的本公开的中部制程(MOL)制造工艺不仅生成了附加的电容，而且就掩模利用而言也是高效的。

图4是解说根据本公开的一方面的中部制程制造工艺400的过程流程图。在框402中，制造了第一中部制程(MOL)互连层(例如，第一MOL互连层322)。第一MOL互连层可包括在半导体基板的有源表面上的一组虚设栅极触点(例如栅极触点202)之间的诸有源触点(例如，有源触点204)。在框404，蚀刻停止层(例如，蚀刻停止层214)被沉积在第一MOL互连层上。在框406中，第二MOL互连层(例如，第二MOL互连层324)被制造。第二MOL互连层可包括直接位于诸有源触点中暴露的各个有源触点上的一组堆叠式触点(例如，堆叠式触点206)。第二MOL互连层还可包括在一些有源触点上的蚀刻停止层部分上的一组飞越(fly-over)触点(例如，飞越触点210)。这些飞越触点和这些堆叠式触点提供了一组器件电容器(例如，器件电容器302)的端子。

在一个配置中，制造第二MOL层包括直接在诸有源触点中暴露的各个有源触点上制造该组堆叠式触点，以及在一些有源触点的蚀刻停止层部分上制造该组飞越触点。例如，如图3B中所示，制造第二MOL互连层可包括蚀刻在第一MOL互连层322上的蚀刻停止层214的预定部分以诸有源触点204中预定的各个有源触点。第二MOL互连层324的制造还可包括例如，使用堆叠式触点掩模来图案化临近于这些有源触点204中暴露的各个预定有源触点的蚀刻停止层214。在该示例中，制造第二MOL互连层324包括在蚀刻停止层214的经图案化部分上沉积导电物质以直接在这些有源触点204中的暴露的各个预定有源触点上制造堆叠式触点206。

制造第二MOL互连层324还可包括飞越触点形成。例如，如图3B中所示，可以在堆叠式触点206和蚀刻停止层214上沉积绝缘材料(例如，氧化物)。在该示例中，绝缘材料使用飞越掩模来图案化以暴露在一些有源触点204上的蚀刻停止层214部分。替换地，光致抗蚀剂可以定义飞越触点。导电材料可以被印刷(或沉积)在蚀刻停止层214的暴露部分上以及绝缘材料内。沉积或印刷导电材料在一些有源触点204上的蚀刻停止层214部分上形成了飞越触点210。该组堆叠式触点、该组飞越触点和绝缘材料可以被抛光。

在一个配置中，在诸中部制程(MOL)层内的器件电容器结构包括第一MOL层，该第一MOL层包括在半导体基板的有源表面上的一组虚设栅极触点之间的有源触点。该器件电容器结构还包括第二MOL层，该第二MOL层包括直接位于诸有源触点中暴露的各个有源触点上的一组堆叠式触点，以及在一些有源触点上的用于蚀刻停止的装置部分上的一组飞越触点。在本公开的一个方面，蚀刻停止装置可以是蚀刻停止层214。在另一方面，前述装置可以是配置成执行由前述装置叙述的功能的任何材料或结构。

在一个配置中，该组器件电容器还可以结合一组解耦电容器和一组MOM电容器提供附加电容。在一个配置中，飞越触点和一些有源触点提供了一组MOM电容器的端子。第一MOL层还可包括在该组虚设栅极触点和该组有源触点之间的电介质材料，该电介质材料可以是氮化硅和/或碳氮化硅。

用于各种导电材料层(诸如，栅极触点202、有源触点204、堆叠式触点206-1、206-2和206、和飞越触点210)的导电材料可以是铜(Cu)、银(Ag)、退火铜(Cu)、金(Au)、铝(Al)、钙(Ca)、钨(W)、锌(Zn)、镍(Ni)、锂(Li)、铁(Fe)，或具有高导电性的其他导电材料。前述导电材料层也可通过电镀、化学气相沉积(CVD)、物理气相沉积(PVD)、喷溅、或蒸发来沉积。

电介质材料212和蚀刻停止层214可以是具有高k或高介电常数值的材料，包括氮化硅(SiN)、碳化硅(SiCk)、碳氮化硅(SiCN)和其他材料。若材料具有低k，可以使用的示例材料包括二氧化硅(SiO₂)及其氟掺杂物、碳掺杂物、和多孔碳掺杂物形式、以及旋涂式有机聚合电介质(诸如聚酰亚胺、聚降冰片烯、苯并环丁烯(BCB)和聚四氟乙烯(PTEF))、基于旋涂硅的聚合物电介质、含氮碳氧化硅(SiCON)、碳或氢掺杂的二氧化硅(SiO₂)。布置在飞越触点210和堆叠式触点206之间的第二MOL互连层324内的绝缘材料还可包括氧化硅或掺杂的二氧化硅。前述的那些层也可通过旋涂式工艺、化学气相沉积(CVD)、物理气相沉积(PVD)、喷溅或蒸发来沉积。

尽管在上述工艺步骤中未提及，但光致抗蚀剂、通过掩模进行紫外线曝光、光致抗蚀剂显影和光刻可被使用。光致抗蚀剂层可通过旋涂、基于液滴的光致抗蚀剂沉积、喷涂、化学气相沉积(CVD)、物理气相沉积(PVD)、喷溅或蒸发来沉积。光致抗蚀剂层可随后被曝光，并且随后通过使用诸如氯化铁(FeCl₃)、氯化铜(CuCl₂)或碱性氨(NH₃)之类的溶液的化学蚀刻工艺来蚀刻以便洗去被曝光的光致抗蚀剂部分，或者使用等离子体的干蚀刻工艺来蚀刻。光致抗蚀剂层还可以通过化学光致抗蚀剂剥离工艺或使用等离子体(诸如氧)的干光致抗蚀剂剥离工艺来剥离，其被称为灰化。

图5是示出其中可有利地采用本公开的一方面的示例性无线通信系统500的框图。出于解说目的，图5示出了三个远程单元520、530、和550以及两个基站540。将认识到，无线通信系统可具有远多于此的远程单元和基站。远程单元520、530和550包括IC器件525A、525C和525B，这些IC器件包括所公开的器件(例如，器件电容器MOL结构)。将认识到，其他器件也可包括所公开的器件(例如，器件电容器MOL结构)，诸如基站、交换设备、和网络装备。图5示出了从基站540到远程单元520、530、和550的前向链路信号580，以及从远程单元520、530、和550到基站540的反向链路信号590。

在图5中，远程单元520被示为移动电话，远程单元530被示为便携式计算机，并且远程单元550被示为无线本地环路系统中的固定位置远程单元。例如，远程单元可以是移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置的数据单元(诸如仪表读数装备)、或者存储或取回数据或计算机指令的其他设备、或者其组合。尽管图5解说了根据本公开的各方面的远程单元，但本公开并不被限定于所解说的这些示例性单元。本公开的各方面可以合适地在包括所公开的器件的许多器件中使用。

图6是解说用于半导体组件(诸如以上公开的器件)的电路、布局以及逻辑设计的设计工作站600的框图。设计工作站600包括硬盘601，该硬盘601包含操作系统软件、支持文件、以及设计软件(诸如Cadence或OrCAD)。设计工作站600还包括促成对电路610或半导体组件612(诸如所公开的器件(例如，器件电容器MOL结构))的设计的显示器602。提供存储介质604以用于有形地存储电路设计610或半导体组件612。电路设计610或半导体组件612可以文件格式(诸如GDSII或GERBER)存储在存储介质604上。存储介质604可以是CD-ROM、DVD、硬盘、闪存、或者其他合适的设备。此外，设计工作站600包括用于从存储介质604接受输入或者将输出写到存储介质604的驱动装置603。

存储介质604上记录的数据可指定逻辑电路配置、用于光刻掩模的图案数据、或者用于串写工具(诸如电子束光刻)的掩模图案数据。该数据可进一步包括与逻辑仿真相关联的逻辑验证数据，诸如时序图或网电路。在存储介质604上提供数据通过减少用于设计半导体晶片或管芯的工艺数目来促成电路设计610或半导体组件612的设计。

对于固件和/或软件实现，这些方法体系可以用执行本文所描述功能的模块(例如，规程、函数等等)来实现。有形地体现指令的机器可读介质可被用来实现本文所述的方法体系。例如，软件代码可被存储在存储器中并由处理器单元来执行。存储器可以在处理器单元内或在处理器单元外部实现。如本文所用的，术语“存储器”是指长期、短期、易失性、非易失性类型存储器、或其他存储器，而并不限于特定类型的存储器或存储器数量、或记忆存储在其上的介质的类型。

如果以固件和/或软件实现，则功能可作为一条或多条指令或代码存储在计算机可读介质上。示例包括编码有数据结构的计算机可读介质和编码有计算机程序的计算机可读介质。计算机可读介质包括物理计算机存储介质。存储介质可以是能被计算机存取的可用介质。作为示例而非限定，此类计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或能被用来存储指令或数据结构形式的期望程序代码且能被计算机访问的其他介质；如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘和蓝光碟，其中盘往往磁性地再现数据，而碟用激光光学地再现数据。上述的组合应当也被包括在计算机可读介质的范围内。

除了存储在计算机可读介质上，指令和/或数据还可作为包括在通信装置中的传输介质上的信号来提供。例如，通信装置可包括具有指示指令和数据的信号的收发机。这些指令和数据被配置成使一个或多个处理器实现权利要求中叙述的功能。

尽管已详细描述了本公开及其优势，但是应当理解，可在本文中作出各种改变、替代和变更而不会脱离如由所附权利要求所定义的本公开的技术。例如，诸如“上方”和“下方”之类的关系术语是关于基板或电子器件使用的。当然，如果该基板或电子器件被颠倒，则上方变成下方，反之亦然。此外，如果是侧面取向的，则上方和下方可指代基板或电子器件的侧面。而且，本申请的范围并非旨在被限定于说明书中所描述的过程、机器、制造、物质组成、装置、方法和步骤的特定配置。如本领域的普通技术人员将容易从本公开领会到的，根据本公开，可以利用现存或今后开发的与本文所描述的相应配置执行基本相同的功能或实现基本相同结果的过程、机器、制造、物质组成、装置、方法或步骤。因此，所附权利要求旨在将这样的过程、机器、制造、物质组成、装置、方法或步骤包括在其范围内。