鳍部的形成方法和鳍式场效应管的形成方法与流程

本发明涉及半导体制造领域，尤其涉及一种鳍部的形成方法和鳍式场效应管的形成方法。

背景技术：

随着超大型集成电路尺寸的微缩化持续发展，电路元件的尺寸越来越小且操作的速度越来越快，如何改善电路元件的驱动电流日益重要。当器件的特征尺寸进一步下降时，常规的mos场效应晶体管的结构已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。鳍式场效应晶体管(finfield-effecttransistor，简称finfet)是一种常见的多栅器件，鳍式场效晶体管可以根据需要调节器件的阈值电压，进一步降低静态能耗(staticpowerconsumption)。

请参考图1，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图，其包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部13，鳍部13一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部13的侧壁的一部分；栅极结构12，横跨在所述鳍部13上，覆盖所述鳍部13的顶部和侧壁，栅极结构12包括栅介质层(图中未示出)和位于栅介质层上的栅电极(图中未示出)。对于finfet，鳍部13的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。

然而，现有鳍部的形成方法会导致部分鳍部的形状出现异常，现有鳍部的形成方法需要改进。

技术实现要素：

本发明解决的问题是提供一种鳍部的形成方法和鳍式场效应管的形成方法，从而简化工艺步骤，并且提高鳍部和鳍式场效应管的可靠性能。

为解决上述问题，本发明提供一种鳍部的形成方法，所述鳍部的形成方 法包括：

提供半导体衬底，所述半导体衬底包括第一区和第二区；

在所述第一区的表面和所述第二区的表面形成硬掩膜层；

刻蚀所述硬掩膜层，直至形成位于所述硬掩膜层中的开口；

沿所述开口刻蚀所述半导体衬底，直至形成沟槽，相邻所述沟槽之间的剩余所述半导体衬底成为鳍部；

在所述沟槽和所述开口内填充满隔离材料；

进行平坦化处理，直至所述隔离材料的表面与所述硬掩膜层的表面齐平；

在位于所述第一区上的所述隔离材料和所述硬掩膜层上形成光刻胶层；

以所述光刻胶层为掩模，刻蚀位于所述第二区的所述隔离材料、所述硬掩膜层和所述鳍部，直至去除位于所述第二区的所述鳍部；

进行热退火处理。

可选的，所述硬掩膜层的厚度为10nm～100nm，所述开口的宽度为20nm～50nm，相邻所述开口之间的距离为10nm～50nm。

可选的，所述鳍部的顶部宽度为10nm～50nm。

可选的，所述形成方法还包括：在去除位于所述第二区的所述鳍部后，进行灰化处理；在所述灰化处理后，再进行所述热退火处理。

可选的，所述形成方法还包括：在形成所述光刻胶层前，在位于所述第一区上的所述隔离材料和所述硬掩膜层上形成底部抗反射层；所述光刻胶层形成在所述底部抗反射层上。

可选的，沿所述开口刻蚀所述半导体衬底时，采用的刻蚀气体包括sf6和cf4，sf6的流量为10sccm～100sccm，cf4的流量为10sccm～500sccm。

可选的，沿所述开口刻蚀所述半导体衬底时，采用的功率为100w～1000w，采用的压强为2mtorr～50mtorr。

可选的，所述热退火处理在氢气气氛条件下进行。

可选的，所述热退火处理采用的温度为700℃～1000℃，所述热退火处理采用的压强为400torr～1000torr，所述热退火处理的持续时间为100s～600s。

为解决上述问题，本发明还提供了一种鳍式场效应管的形成方法，采用如上所述的鳍部的形成方法形成鳍部。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，先在半导体衬底的第一区的表面和第二区的表面形成硬掩膜层；然后刻蚀所述硬掩膜层，直至形成位于所述硬掩膜层中的开口，之后沿开口刻蚀半导体衬底，直至形成沟槽，相邻所述沟槽之间的剩余所述半导体衬底成为鳍部；之后，在沟槽和开口内填充满隔离材料，并进行平坦化处理，直至所述隔离材料的表面与所述硬掩膜层的表面齐平；之后在位于所述第一区上的隔离材料和硬掩膜层上形成光刻胶层，并以光刻胶层为掩模，刻蚀位于所述第二区的所述隔离材料、所述硬掩膜层和所述鳍部，直至去除位于所述第二区的所述鳍部，形成凹槽；最后进行热退火处理，以减小凹槽底部的粗糙度，使得凹槽底部平坦。所述形成方法中，由于位于第一区最边缘的鳍部与位于第一区其它位置的鳍部都在相同的条件下形成，因此，位于第一区最边缘的鳍部与位于第一区其它位置的鳍部结构和性质相同，消除了稀疏鳍负载效应。同时，直接在形成沟槽后填充隔离材料，节省了工艺步骤，简化了工艺过程，降低了工艺难度，提高所形成半导体结构的可靠性，并且通过热退火处理，使第二区中形成的凹槽底部平坦，防止后续检测过程中检出不良，提高了工艺效率。

进一步，硬掩膜层的厚度为10nm～100nm。硬掩膜层的厚度与后续所形成的鳍部的高度相关。为使得后续形成的鳍部的度，从而能够保证最终的鳍式场效应管的沟道区保持有足够的截面面积。

附图说明

图1是现有一种鳍式场效应晶体管的立体结构示意图；

图2至图4是现有一种鳍部的形成方法各步骤对应剖面结构示意图；

图5至图8是现有另一种鳍部的形成方法各步骤对应剖面结构示意图；

图9至图15是本发明实施例所提供的鳍部的形成方法各步骤对应剖面结构示意图。

具体实施方式

现有一种鳍部的形成方法如图2至图4所示，首先，提供半导体衬底100，半导体衬底100包括第一区和第二区，图2至图4显示的点划线左侧半导体衬底100区域对应为所述第一区，点划线右侧半导体衬底100区域对应为所述第二区。其中所述第一区对应为图形密集区，所述第二区对应为图形稀疏区。

请参考图2，在半导体衬底100上的第一区的表面和第二区的表面形成硬掩膜层101，并刻蚀硬掩膜层101，直至形成位于硬掩膜层101中的开口(未标注)。

请参考图3，在图2所示中，在硬掩膜层101上和开口中形成旋涂碳层103(spinoncarbon，soc)。然后，在位于所述第一区上的旋涂碳层103表面形成旋涂硅(玻璃)层105(spinonglass，sog)。之后，在旋涂硅层105上形成光刻胶层107。并以光刻胶层107和旋涂硅层105为掩膜，刻蚀位于所述第二区上的旋涂碳层103和硬掩膜层101，直至去除位于所述第二区上的旋涂碳层103和硬掩膜层101。

请参考图4，在去除图3所示的剩余光刻胶层107、旋涂硅层105和旋涂碳层103之后，以剩余的硬掩膜层101(剩余的硬掩膜层101位于所述第一区上)为掩模，刻蚀半导体衬底100，直至形成沟槽(未标注)，相邻所述沟槽之间的剩余半导体衬底100成为鳍部。其中，位于所述第一区中，与所述第二区最接近的鳍部为鳍部120，其它位于所述第一区中的鳍部为鳍部110。

采用上述方法形成的鳍部120与鳍部110的轮廓存在较大差别。这是因为，所述第二区的表面完全没有任何硬掩膜层101，因此，在刻蚀形成所述沟槽的过程中，鳍部120右侧的沟槽深度会大于左侧的深度，造成鳍部120右侧的高度大于左侧的高度。而这种轮廓的鳍部120会进一步导致后续相应的鳍效应场效晶体管出现性能偏差，这种不同区域的鳍效应场效晶体管出现不同性能的现象也称为稀疏鳍(硅)负载效应(isolatefinloadingeffect)，这种 效应对于半导体结构而言是不利的。

现有另一种鳍部的形成方法如图5至图8所示，首先，提供半导体衬底，半导体衬底包括第一区和第二区，图5至图8显示的点划线左侧半导体衬底区域对应为所述第一区，点划线右侧半导体衬底区域对应为所述第二区。其中所述第一区对应为图形密集区，所述第二区对应为图形稀疏区。

请参考图5，在半导体衬底上的第一区的表面和第二区的表面形成硬掩膜层，并刻蚀硬掩膜层，直至形成位于硬掩膜层中的开口(未标注)。

请参考图6，沿所述开口刻蚀所述半导体衬底，直至形成沟槽(未标注)，相邻所述沟槽之间的剩余半导体衬底成为鳍部。其中，位于所述第一区中，与所述第二区最接近的鳍部为鳍部220，其它位于所述第一区中的鳍部为鳍部210。位于所述第二区中的鳍部均为鳍部230。

请参考图7，在所述沟槽和所述开口内填充满旋涂碳层203，并在位于所述第一区上的旋涂碳层203和硬掩膜层上形成旋涂硅层205和光刻胶层207。

请参考图8，以旋涂硅层205和光刻胶层207和为掩模，刻蚀位于所述第二区的旋涂碳层203、硬掩膜层和鳍部230，直至去除位于所述第二区的鳍部230。此时，被刻蚀的区域形成凹槽209，并且凹槽209的底部凹凸不平。

图5至图8所示的现有方法中，工艺过程复杂，在用旋涂碳层203填充沟槽后，后续填充在沟槽内的旋涂碳层203较难被去除干净，并且，凹槽209的底部凹凸不平，后续在采用光学检测等检测方法进行缺陷检测时，经常检出不良(nogood，ng)，影响后续工艺的进行。

为此，本发明提供一种新的鳍部的形成方法中，所述形成方法先在半导体衬底的第一区的表面和第二区的表面形成硬掩膜层；然后刻蚀所述硬掩膜层，直至形成位于所述硬掩膜层中的开口，之后沿开口刻蚀半导体衬底，直至形成沟槽，相邻所述沟槽之间的剩余所述半导体衬底成为鳍部；之后，在沟槽和开口内填充满隔离材料，并进行平坦化处理，直至所述隔离材料的表面与所述硬掩膜层的表面齐平；之后在位于所述第一区上的隔离材料和硬掩膜层上形成光刻胶层，并以光刻胶层为掩模，刻蚀位于所述第二区的所述隔离材料、所述硬掩膜层和所述鳍部，直至去除位于所述第二区的所述鳍部， 形成凹槽；最后进行热退火处理，以使得凹槽底部平坦。所述形成方法既能够消除稀疏鳍负载效应，又能够防止后续测试过程中出现不良，并且节省工艺步骤，简化工艺过程，提高所形成半导体结构的可靠性。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

本发明实施例提供一种鳍部的形成方法，请结合参考图9至图15。

请参考图9，提供半导体衬底300，半导体衬底300包括第一区(未标注)和第二区(未标注)。图9至图15显示的点划线左侧半导体衬底300区域对应为所述第一区，点划线右侧半导体衬底300区域对应为所述第二区。

本实施例中，半导体衬底300的材料可以为单晶硅(si)。其它实施例中，半导体衬底300的材料可以为单晶锗(ge)、硅锗(gesi)或碳化硅(sic)。其它实施例中，半导体衬底300也可以是绝缘体上硅(soi)，绝缘体上锗(goi)，或者还可以为其它的半导体材料，例如砷化镓等ⅲ-ⅴ族化合物半导体材料。

本实施例中，所述第一区可以对应为图形密集区，所述第二区可以对应为图形稀疏区。图形密集区即鳍部排布密集的区域，亦即晶体管排布密集的区域。图形稀疏区即鳍部排布稀疏的区域，亦即晶体管排布稀疏的区域。在半导体结构制作过程中，通常希望制作在图形密集区的晶体管和制作在图形稀疏区的晶体管性能相同，从而保证它们能够在大致相同的运行条件(例如相同的工作电压条件)下正常运行，并防止各种测试不良的情况出现。

请继续参考图9，在所述第一区的表面和所述第二区的表面形成硬掩膜层301。

本实施例中，硬掩膜层301的材料可以为氮化硅(sin)。硬掩膜层301作为后续刻蚀半导体衬底300时的掩膜。其它实施例中，硬掩膜层301的材料也可以为氮氧化硅(sion)、碳氧化硅(sioc)、无定形碳(a-c)、碳氮氧化硅(siocn)或者它们的叠层。

本实施例中，硬掩膜层301的厚度可以为10nm～100nm。硬掩膜层301的厚度与后续所形成的鳍部的高度相关。为使得后续形成的鳍部的高度在合 适范围，从而能够保证最终的鳍式场效应管的沟道区保持有足够的截面面积，本实施例设置硬掩膜层301的厚度为10nm～100nm。

请继续参考图9，刻蚀硬掩膜层301，直至形成位于硬掩膜层301中的开口303。

需要说明的是，硬掩膜层301主要是制作在所述第一区的表面上，制作在第二区的表面上的硬掩膜层301目的仅是为了保证后续位于所述第一区最边缘的鳍部与位于所述第一区其它位置的鳍部具有相同的形成环境。因此，位于所述第二区的表面的硬掩膜层的宽度可以根据需要设定，也就是说，位于所述第二区上的开口303个数可以根据需要设定，例如位于所述第二区上的开口303个数可以为两个或者三个等。而位于第一区上的开口303个数则根据所要形成的鳍部而定，通常数目较大。

本实施例中，开口303的形成方法可以为：在硬掩膜层301上形成图形化的光刻胶层(未示出)；以所述图形化的光刻胶层为掩模，刻蚀硬掩膜层301，从而在硬掩膜层301中形成暴露相应半导体衬底300表面(包括部分所述第一区的表面和部分所述第二区的表面)的开口303。

需要说明的是，当晶体管的特征尺寸微缩到更小的技术节点后，单次光刻曝光已经不能满足制作密集阵列图形所需的分辨率，于是双重图形化工艺(doublepatterning)被广泛应用于制作更小技术节点的密集阵列图形。也就是说，其它实施例中，形成开口303的过程可以采用自对准双重图形化(selfaligndoublepatterning)工艺，从而使得开口303的宽度更小，相邻开口303之间的距离更小，进而保证后续形成密集排布的鳍部。

本实施例中，开口303的宽度可以为20nm～50nm，相邻开口303之间的距离可以为10nm～50nm。通过上述尺寸的控制，保证后续形成的鳍部各尺寸满足设计需求。

请参考图10，沿开口303刻蚀半导体衬底300，直至形成沟槽305，相邻沟槽305之间的剩余半导体衬底300成为鳍部。具体的，位于所述第一区上最边缘的鳍部为鳍部320，位于所述第一区其它位置的鳍部为鳍部310，位于所述第二区的鳍部为鳍部330。

本实施例中，鳍部310、鳍部320和鳍部330的高度均可以为

需要说明的是，本实施例中，由于鳍部320和鳍部310是在基本相同的条件下形成的，因此，鳍部320左右两侧侧面的倾角与鳍部310左右两侧侧面的倾角基本相同。

需要说明的是，所形成的沟槽305与开口303之间是相互连通的。

本实施例中，沿开口303刻蚀半导体衬底300时，可以采用等离子体刻蚀工艺刻蚀半导体衬底300。采用的刻蚀气体可以包括sf6和cf4，sf6的流量可以为10sccm～100sccm，cf4的流量可以为10sccm～500sccm。

本实施例中，沿开口303刻蚀半导体衬底300时，所述刻蚀工艺采用的刻蚀功率可以为100w～1000w，采用的压强可以为2mtorr～50mtorr。

本实施例中，各鳍部的顶部宽度可以为10nm～50nm。各鳍部的顶部宽度与相邻开口303之间的距离相关，各鳍部的高度与硬掩膜层301的厚度相关，而沟槽305的顶部宽度与开口303的宽度相关。

请参考图11，在沟槽305和开口303内填充满隔离材料。沟槽305和开口303内填充的隔离材料形成隔离结构307。

本实施例中，直接在沟槽305和开口303内填充隔离材料，从而直接形成相应的隔离结构307，相比于图5至图8所示的现有方法而言，省略了旋涂碳层沉积在沟槽305并从沟槽305中去除的过程，节省了工艺步骤。而且，本实施例完全避免了旋涂碳层难以从沟槽305内去除干净的问题，降低了工艺难度，并使相应的半导体结构更加洁净，因此还能够提高相应半导体结构的可靠性。

本实施例中，所述隔离材料为氧化硅。其它实施例中，所述隔离材料也可以为其它适合的绝缘材料，例如氮氧化硅(sion)或碳氧化硅(sioc)。

本实施例中，所述隔离材料的形成工艺为化学气相沉积工艺(cvd)，例如高密度等离子体化学气相沉积工艺(hdpcvd)或者偏常压化学气相沉积工艺(sacvd)。

请继续参考图11，进行平坦化处理，直至隔离材料的表面与硬掩膜层301的表面齐平。

本实施例中，可以采用化学机械研磨工艺进行平坦化。

请参考图11，在隔离材料和硬掩膜层301上形成底部抗反射层309。

本实施例中，底部抗反射层309具体可以为有机底部抗反射层。有机底部抗反射层具有以下优点：成本低、折射率重复性好、平面性好且易于实现返工。

请参考图12，在位于所述第一区上的底部抗反射层309上形成光刻胶层311。即如图12所示，在点划线左侧的底部抗反射层309上形成光刻胶层311。

本实施例中，光刻胶层311可以经过图案化过程，从而保证仅位于所述第一区上的所述底部抗反射层309上。所述图案化过程包括曝光和显影等过程。

请参考图13，以图12所示光刻胶层311为掩模，刻蚀图12所示位于所述第二区的底部抗反射层309、位于所述第二区的隔离材料、位于所述第二区的硬掩膜层301和位于所述第二区的鳍部，直至去除位于所述第二区的鳍部330。

本实施例中，在去除位于所述第二区的鳍部330时，相应的，位于所述第二区的底部抗反射层309、位于所述第二区的隔离材料和位于所述第二区的硬掩膜层301也一同被去除。并且在上述刻蚀过程中，相应的，光刻胶层311也基本被消耗，通常仅有一些有机物杂质的残留。

需要说明的是，在去除位于所述第二区的鳍部后，原来所述第二区中鳍部、隔离材料和硬掩膜层301所在位置形成了凹槽313，并且凹槽313底部会出现凹凸不平的情况，如图13中虚线框包围的部分所示。

需要说明的是，由于本实施例中，位于所述第一区中的鳍部310和鳍部320的形成环境和条件完全相同，并且刻蚀形成凹槽313的过程中，也未影响到鳍部310和鳍部320，因此，鳍部310和鳍部320的结构和性质完全相同，后续利用鳍部310和鳍部320形成的相应晶体管的结构和性能也相同，因此， 本实施例所提供的方法能够消除前述稀疏鳍负载效应。

请继续参考图13，进行灰化处理。

本实施例中，灰化处理用于将残留的光刻胶层311杂质去除干净，从而防止通常为有机材料的光刻胶层311污染所要形成的半导体器件结构。

请参考图14，对图13中进行所述灰化处理后的结构进行热退火处理，从而使凹槽313底部的粗糙度减小，得到图14所示结构。需要说明的是，在所述热退火处理后，后续通常继续在凹槽313内填充满隔离材料(未示出)，从而形成相应的隔离结构(未示出)。

本实施例中，所述热退火处理在氢气(h2)气氛条件下进行。采用氢气时，退火过程中，氢气会和凹槽313底部的硅反应，生成sih2，同时sih2受热分解形成硅和氢气，生成的硅会填充凹槽313底部凹陷的部分，从而减小第二区中凹槽313底部的粗糙度，使得第二区中凹槽313底部平坦(即第二区中凹槽313底部和侧壁都为平坦表面)，从而防止后续缺陷检测过程中检出不良。

本实施例中，所述热退火处理采用的温度可以为700℃～1000℃，所述热退火处理采用的压强可以为400torr～1000torr，所述热退火处理的持续时间可以为100s～600s。经上述工艺条件的设置后，所述退火处理能够很好地使第二区中沟槽305底部平坦。

需要说明的是，其它实施例中，当鳍部的材料为锗或者含锗时，氢气会和凹槽313底部的锗反应生成geh2，同时geh2受热分解形成锗和氢气，生成的锗会填充第二区中凹槽313底部的凹陷部分，从而减小第二区中凹槽313底部的粗糙度，使得第二区中凹槽313底部平坦，从而防止后续缺陷测试过程中检出不良。

请参考图15，继续在凹槽313内填充满隔离材料，形成隔离结构315，此时隔离结构315和隔离结构307的上表面与硬掩膜层301的表面齐平(此状态未示出)。然后，回刻蚀隔离结构307和隔离结构315，直至暴露各鳍部的至少部分高度，所述至少部分高度可以为10nm～50nm，此时的状态如图15所示。其中，在图15中，所述回刻蚀后暴露在各隔离结构上的鳍部310顶部 和鳍部320顶部才是有效鳍部，而侧面仍然被隔离结构315和隔离结构307覆盖的各鳍部底部部分中，因后续未起到作为沟道区的作用，而不是真正有效的鳍部。

需要说明的是，本实施例后续还可以去除各鳍部上的硬掩膜层301。

本发明实施例所提供的鳍部的形成方法中，先在半导体衬底300的第一区的表面和第二区的表面形成硬掩膜层301；然后刻蚀硬掩膜层301，直至形成位于硬掩膜层301中的开口303，之后沿开口303刻蚀半导体衬底300，直至形成沟槽305，相邻沟槽305之间的剩余半导体衬底300成为鳍部，具体的，位于所述第一区上最边缘的鳍部为鳍部320，位于所述第一区其它位置的鳍部为鳍部310，位于所述第二区的鳍部为鳍部330；之后，在沟槽305和开口303内填充满隔离材料，并进行平坦化处理，直至所述隔离材料的表面与硬掩膜层301的表面齐平；之后在位于所述第一区上的隔离材料和硬掩膜层301上形成光刻胶层311，并以光刻胶层311为掩模，刻蚀位于所述第二区的所述隔离材料、硬掩膜层301和鳍部330，直至去除位于所述第二区的鳍部330，形成凹槽313；最后进行热退火处理，以减小凹槽313底部的粗糙度，使得凹槽313底部平坦。所述形成方法中，由于位于第一区最边缘的鳍部320与位于第一区其它位置的鳍部310都在相同的条件下形成，因此，位于第一区最边缘的鳍部320与位于第一区其它位置的鳍部310结构和性质相同，消除了稀疏鳍负载效应。同时，直接在形成沟槽305后填充隔离材料，节省了工艺步骤，简化了工艺过程，降低了工艺难度，提高所形成半导体结构的可靠性，并且通过热退火处理，使第二区中形成的凹槽313底部平坦，防止后续检测过程中检出不良，提高了工艺效率。

本发明实施例还提供一种鳍式场效应管的形成方法，所述鳍式场效应管的形成方法采用本发明前述实施例所提供的鳍部的形成方法形成鳍部。

具体的，提供半导体衬底300，所述半导体衬底300包括第一区和第二区；在所述第一区的表面和所述第二区的表面形成硬掩膜层301；刻蚀硬掩膜层301，直至形成位于硬掩膜层301中的开口303；沿所述开口303刻蚀所述半导体衬底300，直至形成沟槽305，相邻所述沟槽305之间的剩余所述半导体衬底300成为鳍部，其中，位于所述第一区上最边缘的鳍部为鳍部320，位于 所述第一区其它位置的鳍部为鳍部310，位于所述第二区的鳍部为鳍部330；在所述沟槽305和所述开口303内填充满隔离材料；进行平坦化处理，直至所述隔离材料的表面与硬掩膜层301的表面齐平；在位于所述第一区上的所述隔离材料和硬掩膜层301上形成光刻胶层311；以光刻胶层311为掩模，刻蚀位于所述第二区的所述隔离材料、硬掩膜层301和鳍部330，直至去除位于所述第二区的鳍部330；之后进行热退火处理。更多详细内容，请参考前述实施例相应内容。

本实施例所提供的鳍式场效应管的形成方法中，由于采用前述实施例的鳍部的形成方法，因此，既能够消除稀疏鳍负载效应，又能够防止后续测试过程中出现不良，并且节省工艺步骤，简化工艺过程，提高鳍式场效应管的可靠性。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。