半导体装置及其制造方法与流程

本申请案享有以日本专利申请案2015-145612号(申请日：2015年7月23日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

本发明的实施方式涉及一种半导体装置及其制造方法。

背景技术：

半导体芯片有时以半导体封装的形式供给。

技术实现要素：

本发明的实施方式提供一种能够使半导体装置的制造容易的半导体装置及其制造方法。

根据实施方式的制造方法，于在一面侧隔着粘接剂而包含多个半导体元件、且在另一面包含与所述半导体元件电连接的外部输入输出端子的衬底的所述一面上，模铸包含氧化硅的密封树脂层。以与所述外部输出端子中会成为接地电位的外部输入输出端子电连接的导体从剖面露出的方式，将已模铸的所述衬底切断。在以所述另一面成为下侧的方式将多个被切断的所述衬底收纳在托盘的状态下，对所述衬底的所述密封树脂层的表面在减压环境下进行溅镀蚀刻。一面从所述溅镀蚀刻维持减压环境，一面在将所述衬底收纳在所述托盘的状态下在所述表面及所述切断面上以与所述导体电连接的方式溅镀金属层。所述溅镀蚀刻是使所述氧化硅的被所述密封树脂层覆盖的部分的一部分露出。

附图说明

图1是表示实施方式的半导体装置的制造方法的流程图。

图2是表示实施方式的半导体装置的制造方法的示意性的剖视图。

图3是表示实施方式的半导体装置的制造方法的示意性的剖视图。

图4是图3的区域A1的放大图。

图5是表示实施方式的半导体装置的制造方法的示意性的俯视图。

图6是沿着图5的AA'线的剖视图。

图7(A)及(B)是表示实施方式的半导体装置的制造方法的示意性的剖视图。

图8是表示实施方式的半导体装置的制造方法的示意性的剖视图。

图9是对蚀刻时间与剥离检查的不良率的关系进行总结的表。

图10是表示实施方式的变形例的半导体装置的制造方法的示意性的剖视图。

具体实施方式

以下，参照附图对实施方式进行说明。在以下的说明中，对大致相同的功能及构成要素标注相同符号。

(实施方式的半导体装置及其制造方法)

参照图1～图8对半导体装置100及其制造方法进行说明。另外，在以下的说明中，将制造步骤的中途的状态下的半导体装置100称为100a、100b、100c。

图1是概略性地表示半导体装置100的制造步骤的步骤流程图。按照图1的流程进行以下说明。

在步骤S1中，如图2所示，在布线衬底10的一面上，隔着第一粘接层20而设置有第一半导体芯片30。在第一半导体芯片30上，隔着第二粘接层40而设置有第二半导体芯片50。设置有将布线衬底10及第一半导体芯片30及第二半导体芯片50间电连接的接合线60。通过步骤S1而形成半导体装置100a。

布线衬底10是例如在表面(一面、及与一面为相反侧的另一面)或内部设置有布线层(未图示)的绝缘树脂布线衬底或陶瓷布线衬底等。具体来说，例如，利用使用玻璃-环氧树脂的印刷布线板等。在一面设置有用来将第一半导体芯片30及第二半导体芯片50与布线层电连接的焊垫(例如图8中的焊垫10-1等)。表面的布线层中包含会成为接地电位的接地布线(例如图8中的布线10-1g等)。内部的布线层中包含会成为接地电位的接地布线(例如图8中的布线10-4g等)。在布线衬底10的另一面设置有外部连接端子(例如图8中的焊盘10-1b等)。在表面的布线层与内部的布线层之间设置有玻璃-环氧树脂层(例如图8中的玻璃-环氧树脂层10-2a、10-2b等)。表面的布线层的一部分被抗蚀剂层(例如图8中的抗蚀剂层10-3a、10-3b等)覆盖。

第一粘接层20及第二粘接层40为例如DAF(Die Attach Film，芯片粘接膜)。第一半导体芯片30及第二半导体芯片50为例如半导体存储器芯片、存储器控制器等任意的半导体芯片。接合线60为例如Au线、Cu线、Ag线、涂布有Pd的Cu线等金属线。在晶片状态的第一半导体芯片30及第二半导体芯片50的背面预先设置第一粘接层20及第二粘接层40，并将该晶片与第一粘接层20及第二粘接层40一同切割。将预先设置有该第一粘接层20及第二粘接层40的第一半导体芯片30及第二半导体芯片50安装至布线衬底10。于在第一粘接层20及第二粘接层40使用液状的芯片粘接材的情况下，第一粘接层20及第二粘接层40预先设置在布线衬底10侧，且安装已切割完毕的第一半导体芯片30及第二半导体芯片50。

在安装第一半导体芯片30及第二半导体芯片50后，使用烘箱对布线衬底10进行加热，并进行等离子体清洗。于等离子体清洗中使用例如Ar气体或O2气体、H2气体、或将该等组合而成的气体。使用接合线60将等离子体清洗后的布线衬底10与第一半导体芯片30及第二半导体芯片50电连接。

另外，在图2中，图示1个半导体装置100a，但将半导体装置排列在与图2的纸面正交的方向或纸面的左右方向，对相当于多个半导体装置100的量的布线衬底10设置第一半导体芯片30与第二半导体芯片50。

在步骤S2中，如图3所示，以将第一半导体芯片30、第二半导体芯片50、接合线60密封为一体的方式在布线衬底10上设置密封层70。通过步骤S2而形成半导体装置100b。

密封层70例如是通过将多个半导体装置100a的连结体放入至模具之后将树脂灌入至模具中，然后使树脂硬化而形成。因此，半导体装置100b是以多个半导体装置100b的连结体的状态设置密封层70。另外，密封层70也可通过将半导体装置5导入至先放入有树脂的模具后使树脂硬化而形成。另外，也可在形成密封层70之前进行等离子体清洗。于等离子体清洗中使用例如Ar气体或O2气体、H2气体、或将该等组合而成的气体。

另外，在如所述般使用模具形成密封层70的情况下，为了易于使半导体装置100a从模具脱离而使用脱模剂。在该情况下，脱模剂附着在密封层70的表面。

关于密封层70，利用图4对详细情况进行说明。

图4是将图3的区域A1放大的剖视图。如图4所示，密封层70包含树脂层75及无机填料80。无机填料80配置在树脂层75内。

树脂层75为热硬化树脂，例如为环氧树脂或丙烯酸系树脂。

无机填料80为例如二氧化硅即氧化硅。无机填料80除二氧化硅以外，也可添加例如氢氧化铝、碳酸钙、氧化铝、氮化硼、氧化钛、钛酸钡等。

通过对密封层70添加无机填料80，而密封层70的耐热性提高，且吸湿性降低，因此，半导体装置100的可靠性提高。进而，通过对密封层70添加无机填料80，而密封层70的弹性模数提高，从而能够防止半导体装置100的变形。

在步骤S3中，使用刀片将多个半导体装置100b的连结体分割为各半导体装置100b。分割是一面使用例如碳酸水或纯水对刀片与半导体装置100b冷却，一面切削而进行。

在步骤S4中，对半导体装置100b进行标记。标记是使用激光打标机刻印(engraving)产品名及制造商、批次编号等。因此，标记是通过对密封层70的表面的一部分进行雕刻而设置凹凸来进行。

在步骤S5中，将半导体装置100b放入至烘箱进行加热处理(烘烤处理)。烘烤处理例如以从100度至260度之间的温度进行处理。由于在步骤S3中使用碳酸水或纯水，所以半导体装置100b含有较多的水分。因此，通过100度以上的烘烤处理，可使半导体装置100b的例如树脂层75中所含的水分蒸发而提高下述的金属层的密接性。另外，通过焊料的回流焊温度以下、例如260度以下、优选230度以下的烘烤处理，可防止半导体装置100b中所包含的布线或晶体管等的可靠性变差。或者，于在半导体装置100b包含半导体存储器芯片的情况下，通过避开因高温所致的热负载，而可防止半导体存储器的可靠性变差。

在步骤S6中，将半导体装置100b装载在图5及图6所示的托盘120上。托盘120被分隔区域120a及分隔区域120b分隔为大致矩形状。半导体装置100b配置在托盘120的分隔为大致矩形状的区域。另外，分隔区域120a是配置半导体装置100b的区域的最外周的分隔区域。分隔区域120b是半导体装置100b间的分隔区域。另外，在图6中，分隔区域120a及120b是相对于托盘120的装载半导体装置100b的面的上方突出而记载，但并不限定于此。分隔区域120a及120b也可为凹部，可为任意的形状。于托盘120使用铝、铜、不锈钢、铁、镍、铬、钛或该等的合金、复合材料。

托盘120是在将半导体装置100b配置在分隔为大致矩形状的区域之后配置在载体110上。在载体110使用铝、铜、不锈钢、铁、镍、铬、钛或该等的合金、复合材料。

图6所示的区域A2是指从上方观察较分隔区域120a更外侧且与下述的区域A3相比,载体110的高度不同的区域。区域A3是从上方观察与半导体装置100b重叠的区域且托盘120的高度较高的区域。也可如图6般与半导体装置100b重叠的区域的整体成为区域A3。

托盘120与载体110在区域A2不接触而配置。另外，托盘120与载体110在区域A3接触而配置。也就是说，托盘120在区域A2与区域A3的高度的差较载体110在区域A2与区域A3的高度的差小。

通过使托盘120与载体110在区域A3接触而配置，能够容易地将半导体装置100b的热散热。具体来说，能够在下述的步骤S9中在利用溅镀法成膜金属层时降低半导体装置100b的升温。

另外，托盘120在区域A2与区域A3的高度的差较载体110在区域A2与区域A3的高度的差小。通过如此设置，不管制造上的偏差，均可容易地使托盘120与载体110在区域A3接触。

在步骤S7中，将半导体装置100b与托盘120及载体110一同导入至压力低于大气压的减压腔室。半导体装置100b在第一腔室中进行烘烤处理。半导体装置100b以例如从150度至260度之间的温度加热，优选以230度以下的温度加热。

通过在减压腔室对半导体装置100b进行加热，能够使在步骤S3的除气后被密封层70吸湿的水分蒸发。进而，在步骤S7中，半导体装置100b在减压腔室内进行加热，因此，能够使被密封层70吸湿的水分进一步蒸发。通过将湿气去除，能够提高下述的金属层与密封层70的密接性。

在步骤S7后，将半导体装置100b与托盘120及载体110一同导入至蚀刻腔室。此时，半导体装置100b未开放在大气中。也就是说，步骤S5与步骤S6连续地进行。具体来说，例如，减压腔室与蚀刻腔室设置在同一装置。而且，半导体装置100b不露出到装置的外部即被导入至蚀刻腔室。或者，减压腔室与蚀刻腔室也可为同一腔室。

在步骤S8中，半导体装置100b在蚀刻腔室中进行蚀刻。半导体装置100b例如使用包含氩(Ar)与氮(N)的等离子体而进行蚀刻(溅镀蚀刻)。氩与氮的流量比可设为例如3：7～7：3。在以超过该范围的氩与氮的流量比进行蚀刻的情况下，有密封层70与下述的金属层的密接性降低的情况。通过该蚀刻，而半导体装置100b的密封层70中的树脂层75选择性地被蚀刻1～100nm左右。也就是说，以树脂层75的蚀刻速度较无机填料80快的条件进行蚀刻。

图7(A)及图7(B)是图3的区域A1的蚀刻后的示意性的剖视图。图7(B)表示蚀刻量较图7(A)多的情况。

如图7(A)及图7(B)所示，当对半导体装置100b进行蚀刻时，树脂层75被蚀刻去除。通过蚀刻去除而无机填料80露出，在密封层70的表面形成有凹凸。通过该凹凸而使密封层70与下述的金属层的密接性提高。进而，无机填料80与金属层的密接性较树脂层75与金属层的密接性佳，因此，与金属层的密接度提高。

进而，如图7(B)所示，在增大蚀刻量的情况下，更多的树脂层75被蚀刻加工。也就是说，无机填料80进一步从密封层70的表面露出。也就是说，密封层70的表面的凹凸的阶差变大，无机填料80的露出量增加，因此，与金属层的密接性进一步提高。

另外，在形成密封层70时在密封层70的表面附着有脱模剂的情况下，通过所述蚀刻而脱模剂也与树脂层75一同被蚀刻，因此，附着在密封层70的表面的脱模剂减少。也就是说，密封层70与金属层的密接性进一步提高。

在步骤S8之后，将半导体装置100b与托盘120及载体110一同导入至成膜腔室。此时，半导体装置100b未开放在大气中。也就是说，步骤S6与步骤S7连续地进行。具体来说，例如，蚀刻腔室与成膜腔室设置在同一装置。而且，半导体装置100b不露出至装置的外部即被导入至成膜腔室。或者，蚀刻腔室与成膜腔室也可为同一腔室。

在步骤S9中，如图8所示，在密封层70的上表面及侧面、以及布线衬底10的侧面形成有金属层90。金属层90例如通过溅镀法形成，且使用铜。或者，金属层90也可使用银、金、钛、镍、铁、铬、钯、铂、铝、锌、钒、铌、钽、钴、锡、铟、镓、钼、钨、不锈钢合金等。另外，金属层90不仅可使用单膜，也可使用复合膜，例如也可为除使用铜的层以外还组合有金属层90的材料作为表面保护层的复合膜。将例如钛或不锈钢合金用于表面保护层。复合膜中除表面保护层以外的金属层90的厚度可设为例如0.1～20μm。在金属层90的厚度小于0.1μm的情况下，金属膜90的电阻值过高而难以获得电磁波屏蔽效果。另外，如果超过20μm，则有膜应力变得过大而金属膜90剥离的情况。关于表面保护层的厚度，保护层可设为0.01μm～5μm。在表面保护层的厚度小于0.01μm的情况下，保护的效果较弱。另外，如果超过5μm，则有膜应力变得过大而金属膜90剥离的情况。进而，也有成膜成本变高的问题。另外，金属层90也可利用CVD(Chemical Vapor Deposition，化学气相沉积)法、真空蒸镀法、离子电镀法而形成。

通过以上步骤，形成本实施方式的半导体装置100。另外，表面保护层并非必须为金属膜，也可为树脂或陶瓷、金属的氧化物或氮化物。在对金属膜90使用复合膜的情况下，在除表面保护层以外的部分使用金属层即可。另外，金属膜90的厚度既可在密封层70的上表面及侧面、以及布线衬底10的侧面的所有面设为相同的厚度，也可设为不同的厚度。在设为不同的厚度的情况下，优选在密封层70的侧面与布线衬底10的侧面形成得较在密封层70的上表面薄。其原因在于电磁波的噪声从密封层70的上表面侧更强地泄漏。

(蚀刻量与密接性的关系)

图9是对步骤S8中的蚀刻条件、利用步骤S9形成的金属层的剥离试验的不良率、及密封层70的表面的Si的比率的关系进行总结所得的表。

横向的各列与蚀刻条件a～条件f、即蚀刻时间对应。越靠右侧的条件则蚀刻时间越长，蚀刻量越多。

表的各单元格中记载的○或×表示剥离试验结果。剥离试验例如基于JISK5600-5-6的方法。根据JISK5600-5-6的方法的试验结果的分类方法，不良率不超过15％与适合于一般目的的分类0～2对应，不良率为15％以下的情况记载为○，超过15％的情况记载为×。也就是说，图9的条件b～条件e适合于一般目的，图9的条件a或f不适合于一般目的。

表的各单元格中记载的百分数表示步骤S9前的密封层70的表面的Si的比率。具体来说，条件a为4.4％，条件b为18.5％，条件d为21.1％，条件e为24.5％，条件f为30.3％。表面的Si的比率能够通过利用例如XPS(X-ray photoelectron spectroscopy，X射线光电子光谱法)的表面的组成分析而测量。

如图9所示，通过密封层70的表面的Si的比率形成为18.5％～24.5％的比率，而可形成具备密接性佳的金属膜90的半导体装置。

(本实施方式的効果)

根据本实施方式，不开放在大气中而连续地进行步骤S7～步骤S9的一连串步骤。也就是说，半导体装置100可在温度或湿度被管理的环境下进行步骤S7～步骤S9的一连串步骤。

具体来说，在步骤S7中除气后，半导体装置100未开放在大气中。另外，在步骤S8中蚀刻后，半导体装置100未开放在大气中。通过如此使半导体装置100不开放在大气中，可防止密封层70重新吸湿。而且，可使金属层90的密接性提高。

进而，根据本实施方式，半导体装置100在配置在托盘120及载体110上的状态下被溅镀金属层90。托盘120及载体110在半导体装置100的正下方区域相接，因此，可在溅镀时促进半导体装置100的散热而降低半导体装置100的升温。也就是说，可期待溅镀的成膜速率的提高，从而能够缩短溅镀时间。也就是说，能够降低半导体装置100的成本。

进而，根据本实施方式，半导体装置100在步骤S7～S9的一连串处理之前在步骤S3中进行烘烤。通过预先在烘烤中使水分从密封层70蒸发，可缩短步骤S7中的除气的时间。在条件f下密接力降低，这意味着无机填料的露出过度增加而金属膜连同填料一起被去除。因此，可通过使表面Si原子的组成比率为18.5％以上且24.5％以下而形成密接力良好的金属膜。

通过缩短步骤S7的处理时间，可使步骤S7～步骤S9的装置的产量提高。也就是说，可更低价地制造半导体装置100。

另外，进行步骤S5的烘烤处理的装置(烘箱)一次能够处理的半导体装置100的数量较进行步骤S7～步骤S9的一连串处理的装置多。其原因在于，进行步骤S7～S9的处理的装置除在每一步骤均需要腔室以外，还需要用来实施一连串动作的控制部及搬送部。因此，在通过烘烤处理对半导体装置100进行热处理的情况下，在利用步骤S5的烘烤装置进行时，全体的装置台数较少即可。另外，步骤S7～S9的装置由于为复杂的构成，所以较烘箱为高价。也就是说，通过减少该装置的台数，能够更低价地制造半导体装置100。

进而，根据本实施方式，在半导体装置100的密封层70的表面露出的Si原子优选为18.5％以上。其原因在于，如利用图9所说明般，金属层90的密接性较高。也就是说，可制造具有较高可靠性的半导体装置100。

(变形例)

图10是示意性地表示本实施方式的变形例的剖视图。在所述半导体装置100中，第一半导体芯片30隔着第一粘接层20而配置在布线衬底10，并经由接合线60而与布线衬底10电连接。在图10的变形例中，第一半导体芯片30经由焊料凸块150而与布线衬底10连接。如此，第一半导体芯片30与布线衬底10的物理配置方法、及电连接方法可为任意方法。

已对本发明的实施方式进行了说明，但本实施方式是作为例而提出者，并不意图限定发明的范围。该新颖的实施方式能够以其他多种方式实施，且能够在不脱离发明主旨的范围内进行各种省略、替换、变更。本实施方式或其变形包含在发明的范围及主旨中，并且包含在权利要求书所记载的发明及其均等的范围内。

[符号的说明]

5 半导体装置

10 布线衬底

20 第一粘接层

30 第一半导体芯片

40 第二粘接层

50 第二半导体芯片

60 接合线

70 密封层

75 树脂层

80 无机填料

90 金属层

100 半导体装置

110 载体

120 托盘

150 焊料凸块