一种消除碳化硅器件终端刻蚀中微掩膜的方法与流程
本发明涉及半导体器件制造技术领域，特别是涉及一种消除碳化硅器件终端刻蚀中微掩膜的方法。
背景技术：
近年来，随着微电子技术的不断进步，Si基电力电子器件发展迅速，其性能已经有了飞跃式的进步。但是对于高温、高湿度等恶劣环境的应用却一直是Si基器件无法突破的瓶颈。SiC作为一种宽禁带半导体材料，具有禁带宽度大、击穿电场高、饱和电子漂移速率高、热导率高等优异的物理特性，SiC电力电子器件在减小通态损耗和开关损耗、提高系统效率的同时，也使器件在高温、高湿度等恶劣环境中的应用更为可靠，这也是传统的Si基器件无法实现的。
由于电场集中效应，实际制作的半导体器件的击穿位置从理想PN结的平行平面处转移到边缘拐角处，会降低器件的击穿电压。所以需要设置特殊的边缘终端结构，以提高器件的实际击穿电压。耐压终端结构一般有场限环(FLR)、结终端扩展(JTE)、台面(mesa)等多种形式，也有其中两种或两种以上的组合形式出现。台面结构应用普遍，利用刻蚀等工艺，将主结边沿刻蚀成台面的形状。其工作原理是通过改变结沿的形貌，缓解表面电场分布集中现象，提高器件的击穿电压。
由于SiC材料的高硬度及稳定的化学性质，普通的湿法刻蚀无法获得可行的刻蚀速率。目前，常采用的SiC刻蚀方法多为等离子体干法刻蚀。与Si相比，SiC中“C”元素存在易引起“微掩膜”效应。微掩膜直接影响后续工艺的进行和器件性能，甚至可能直接导致器件失效。
“微掩膜”成因：在刻蚀步骤中，为了获得更快的刻蚀速率，通常采用较高的工艺压力(通常在50-500mT之间)。在较高的工艺压力下可以获得更高密度的自由基，更多的自由基导致更高的刻蚀速率。然而，对于沉积步骤中产生的聚合物的刻蚀，主要是以离子的轰击作用为主，在较高的工艺压力下各种粒子的碰撞增加，离子所具有的能量显著变低，从而会导致聚合物的刻蚀速率显著降低。由于聚合物的刻蚀速率的降低，沉积过程中的产生聚合物难以完全刻蚀去除，并在刻蚀过程中逐渐地增加，经过多次沉积步骤和刻蚀步骤循环后，会形成类似“微掩膜”(micro-mask)的形态。微掩膜的产生会导致刻蚀底部的粗糙度变差，并且降低了刻蚀的质量。
与Si相比，SiC刻蚀时易于表面残留一层富碳层。正是由于富碳层的存在，SiC的刻蚀速率远低于Si，而且更易于在表面形成难以去除的聚合物。SiC刻蚀形成微掩膜的成因：①刻蚀掩膜时已形成微掩膜，经过刻蚀传递到SiC；②采用金属掩膜，刻蚀SiC时金属溅射后沉积在刻蚀区域；③刻蚀SiC时表面残留富碳层，形成难以去除的聚合物。
现有技术中采用以下两种方案避免微掩膜：①采用硬掩膜替代金属掩膜，避免金属溅射产生微掩膜；②调整刻蚀气体组分，避免聚合物在刻蚀表面沉积。但是在刻蚀时等离子体轰击晶圆表面必造成损伤，同时还会引入污染，会引起器件电学性能的严重退化。
技术实现要素：
本发明的目的是提供一种消除碳化硅器件终端刻蚀中微掩膜的方法，减少了对器件造成晶格损伤，提高器件的成品率，降低生产成本。
为解决上述技术问题，本发明实施例提供了一种消除碳化硅器件终端刻蚀中微掩膜的方法，包括：
在SiC上制备掩膜；
对所述掩膜进行光刻，将光刻版上的图形转移到所述掩膜的光刻胶上；
对所述掩膜表面进行干法刻蚀，达到初步刻蚀深度；
对所述掩膜的表面湿法腐蚀到预定刻蚀深度，去除所述掩膜表面的微掩膜；
干法刻蚀所述SiC。
其中，所述预定刻蚀深度为
其中，所述对所述掩膜表面进行干法刻蚀的刻蚀工艺参数，包括：
刻蚀气体为25sccm的CHF3、5sccm的SF6和3sccm的Ar，源功率为400W，偏压功率为100W，腔室压强为12Pa，电极温度为30℃。
其中，对所述掩膜的表面进行使用湿法腐蚀，去除所述掩膜表面的微掩膜，包括：
使用NH4F与HF的体积比为7:1的氧化硅腐蚀液对所述碳化硅在25℃下浸泡1.9min～2.1min。
除此之外，本发明实施例还提供了一种消除碳化硅器件终端刻蚀中微掩膜的方法，包括：
采用PECVD在SiC上沉积2.8μm～3.1un厚的掩膜层；
对所述掩膜层进行光刻，将光刻板上的图形转移到光刻胶上；
对所述SiC表面的所述掩膜层进行干法刻蚀，达到初步刻蚀深度；
对所述SiC氧化到预定深度，去除微掩膜；
使用NH4F与HF的体积比为7:1的氧化硅腐蚀液在25℃下浸泡9min～10min去除所述碳化硅表面经过氧化的氧化层。
其中，所述掩膜层为SiO2掩膜层或Si3N4掩膜层。
其中，所述采用PECVD在SiC上沉积2.8μm～3.1un厚的掩膜层为沉积SiO2掩膜层，工艺参数包括：
刻蚀气体及流量为400sccm的SiH4He、800sccm的N2O和750sccm的N2，压强为900mtorr，温度为140℃～300℃。
其中，所述对所述SiC表面的所述掩膜层进行干法刻蚀的工艺参数，包括：
SiO2的刻蚀气体为25sccm的CHF3、5sccm SF6和3sccm的Ar，源功率为400W，偏压功率为100W，腔室压强为12Pa，电极温度为30℃；
SiC的刻蚀气体为40sccm的CF4和40sccm的O2，源功率为400W，偏压功率为100W，腔室压强为12Pa，电极温度为20℃。
其中，所述对所述SiC氧化到预定深度的工艺参数包括：
气体流量为1.6slm的H2和1slm的O2，氧化炉管温度为1100℃，压强为880mbar。
其中，所述干法刻蚀为反应离子刻蚀、电子回旋加速振荡刻蚀或电感耦合等离子体刻蚀中的任意一种。
本发明实施例所提供的消除碳化硅器件终端刻蚀中微掩膜的方法，与现有技术相比，具有以下优点：
本发明实施例提供的消除碳化硅器件终端刻蚀中微掩膜的方法，包括：
在SiC上制备掩膜；
对所述掩膜进行光刻，将光刻版上的图形转移到所述掩膜的光刻胶上；
对所述掩膜表面进行干法刻蚀，达到初步刻蚀深度；
对所述掩膜的表面湿法腐蚀到预定刻蚀深度，去除所述掩膜表面的微掩膜；
干法刻蚀所述SiC。
除此之外，本发明实施例还提供了一种消除碳化硅器件终端刻蚀中微掩膜的方法，包括：
采用PECVD在SiC上沉积2.8μm～3.1un厚的掩膜层；
对所述掩膜层进行光刻，将光刻板上的图形转移到光刻胶上；
对所述SiC表面的所述掩膜层进行干法刻蚀，达到初步刻蚀深度；
对所述SiC氧化到预定深度，去除微掩膜；
使用NH4F与HF的体积比为7:1的氧化硅腐蚀液在25℃下浸泡9min～10min去除所述碳化硅表面经过氧化的氧化层。
所述消除碳化硅器件终端刻蚀中微掩膜的方法，由于在刻蚀的过程中，先使用干法刻蚀一定的深度，预留一定的刻蚀余量，再采用湿法腐蚀或者局部氧化来去除残留的微掩膜，不会在晶圆材料造成较大的晶格损伤，减少或避免了刻蚀对器件造成的不良影响，提高器件的成品率。
综上所述，本发明实施例所述的消除碳化硅器件终端刻蚀中微掩膜的方法，先使用干法刻蚀一定的深度，预留一定的刻蚀余量，再采用湿法腐蚀或者局部氧化来去除残留的微掩膜，提高了器件的成本品率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例所提供的消除碳化硅器件终端刻蚀中微掩膜的方法的一种步骤流程示意图；
图2为本发明实施例所提供的消除碳化硅器件终端刻蚀中微掩膜的方法的一种结构流程示意图；
图3为本发明实施例所提供的消除碳化硅器件终端刻蚀中微掩膜的方法的另一种步骤流程示意图；
图4为本发明实施例所提供的消除碳化硅器件终端刻蚀中微掩膜的方法的另一种结构流程示意图。
具体实施方式
正如背景技术部分所述，现有技术中避免微掩膜产生的方法：采用硬掩膜替代金属掩膜，避免金属溅射产生微掩膜；调整刻蚀气体组分，避免聚合物在刻蚀表面沉积。但是刻蚀时等离子体轰击晶圆表面必造成损伤，同时还会引入污染，会引起器件电学性能的严重退化。
高压碳化硅(SiC)器件能够承受高于600V或更高的电压。而器件的电流则取决于它们的有效面积。高压SiC器件具有许多重要的应用，特别是在功率调节、分布及控制的领域中。已经使用碳化硅来制作高压半导体器件，例如肖特基二极管、PiN二极管、金属-氧化物-半导体场效应晶体管(MOSFET)、晶闸管(GTO)、绝缘栅极型双极晶体管(IGBT)、双极型晶体管(BJT)等。
器件的尺寸一般有限，器件通过切割圆片做成芯片来封装。利用金刚石刀片来切割圆片，这个过程会对晶格造成严重的损伤。对于功率器件，如果切割穿过了承受高压的PN结，晶格损伤会引起很大的漏电流，导致击穿电压和长期稳定性的降低。这个问题可以通过在功率器件的边缘设置特殊的结终端来解决，使高压结的耗尽区不与有损伤存在的切割线相交。另一种控制和保持高击穿电压的方法是改变器件边缘表面的形貌。最早的改变边缘形貌的方法是台面刻蚀。之后是对高压整流器和晶闸管保持高击穿电压非常有效的圆片磨斜角。而现在的高压器件则是将特殊的结终端结构和台面结构两种结构结合起来，形成复合的结终端结构，应用于实际生产当中。
半导体材料经过曝光和显影工艺之后，在光刻胶层或者掩膜层中形成的微图形结构只能给出器件的结构形貌，并不是真正的器件结构，必须把图形转移到下方的材料中才能得到预想的结构。在Si材料工艺中，可以通过湿法腐蚀或者干法刻蚀的方法实现图形的转移，其中湿法腐蚀大多采用强氧化剂对Si进行氧化，然后利用HF酸与SiO2反应去掉SiO2，从而达到对硅的腐蚀。但SiC材料的硬度较高，且化学性质特别稳定，在常温下普通的氧化剂并不能和SiC起反应。因此，SiC材料普遍采用干法刻蚀来实现器件结构的转移，其中ICP(感应耦合等离子体)刻蚀可以同时产生高的等离子体密度和低的离子轰击能力而被广泛应用。
在ICP刻蚀之前，普遍采用的干法刻蚀工艺为RIE(Reactive Ion Etch反应离子)刻蚀，它通过给平板电板之间加电压使腔体内的反应气体产生高密度的等离子体，这些等离子体化学性质非常活跃，可以与刻蚀材料表面发生原子化学反应生成可挥发产物，随系统的真空抽气系统被排走，从而实现一种化学刻蚀的效果。除此之外，带电的等离子体在平板电场的作用下也会轰击材料表面，产生一定的物理刻蚀作用。
由于SiC材料硬度较高、化学性质比较稳定，在SiC的反应离子刻蚀中需要较高等离子密度才能实现较大的刻蚀速率，而等离子体密度的大小直接与系统的ICP功率源的大小成正比，而功率源的提高使得基板的电场迅速提高，造成反应离子轰击基片的能量大大增加，在基片的表面形成很多尖端或者凹坑。因此，在反应离子刻蚀SiC中高刻蚀速率和好的刻蚀底部形貌是一个很大的矛盾。
而ICP刻蚀工艺的引进则解决了这个矛盾。在ICP中射频功率是通过感应线圈从外部耦合进入等离子体发生腔体。而等离子产生区与刻蚀区是分开的，基片的基板与另外一个功率源相接，作为辅助功率源来加强等离子体的产生。电感耦合产生的电磁场可以长时间维持等离子体区电子的回旋运动，大大增加了电离几率。另一方面，由于样品基板是独立输入射频功率，所产生的自偏置电压可以独立控制。因此，ICP既可以产生很高的等离子体密度，又可以维持较低的离子轰击能量，满足了高刻蚀速率和高刻蚀比两个原来互相矛盾的要求。
氧化是能改变碳化硅结构性质的一种表面处理方法。SiC的氧化层与硅器件制作中的SiO2具有十分相似的作用。例如，氧化层作为工艺过程的掩模，用作金属-氧化物-半导体(MOS)结构的绝缘层、作为器件表面的电学钝化层等。外延生长前的氧化过程还可以除去SiC衬底上的抛光损伤。由于SiC能被氧化生成SiO2，因此器件制作中可以与成熟的硅器件平面工艺技术相兼容。实现热氧化不要求特殊的、不同于在硅上获得SiO2时所利用的工艺设备。与硅相比，仅仅是碳化硅氧化速度显著减小，以及碳化硅的(0001)“硅”面和“碳”面的氧化速度不同，“碳”面氧化速率快。SiC氧化层的生长以及质量上的差异与SiC的表面取向、表面是“碳”面还是“硅”面有关。氧化速率还与SiC多型结构、晶向、缺陷密度以及掺杂浓度等因素有关。可以采用干氧氧化或湿氧氧化进行热氧化，还可以在N2O中热氧化生成SiO2。可使用氮化物或氮氧化物绝缘体应用于高温器件。
基于此，本发明实施例提供了一种消除碳化硅器件终端刻蚀中微掩膜的方法，包括：
在SiC上制备掩膜；
对所述掩膜层进行光刻，将光刻版上的图形转移到所述掩膜的光刻胶上；
对所述掩膜表面进行干法刻蚀，达到初步刻蚀深度；
对所述掩膜的表面湿法腐蚀到预定刻蚀深度，去除所述掩膜表面的微掩膜；
干法刻蚀所述SiC。
使用湿法腐蚀对掩膜表面进行刻蚀，达到预定刻蚀深度，能够避免掩膜刻蚀时形成的微掩膜效应向下传递。
除此之外，本发明实施例还提供了一种消除碳化硅器件终端刻蚀中微掩膜的方法，包括：
采用PECVD在SiC上沉积2.8μm～3.1un厚的掩膜层；
对所述掩膜层进行光刻，将光刻板上的图形转移到光刻胶上；
对所述SiC表面的所述掩膜层进行干法刻蚀，达到初步刻蚀深度；
对所述SiC氧化到预定深度，去除微掩膜；
使用NH4F与HF的体积比为7:1的氧化硅腐蚀液在25℃下浸泡9min～10min去除所述碳化硅表面经过氧化的氧化层。
需要说明的是，在本发明中无论是在碳化硅上制备掩膜层，或是在碳化硅上淀积SiO2掩膜，可以是碳化硅直接作为衬底进行掩膜层的制备或者SiO2掩膜的淀积，也可以是先在碳化硅上进行外延层的淀积，在外延层上进行淀积氧化层或者淀积SiO2掩膜，本发明对此并不做具体限定。
综上所述，本发明实施例所提供的消除碳化硅器件终端刻蚀中微掩膜的方法，由于在刻蚀的过程中，先使用干法刻蚀一定的深度，预留一定的刻蚀余量，再采用湿法腐蚀或者局部氧化来去除残留的微掩膜，不会在晶圆材料造成较大的晶格损伤，减少或避免了刻蚀对器件造成的不良影响，提高器件的成品率。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
请参考图1-图2，图1为本发明实施例所提供的消除碳化硅器件终端刻蚀中微掩膜的方法的一种步骤流程示意图；
图2为本发明实施例所提供的消除碳化硅器件终端刻蚀中微掩膜的方法的一种结构流程示意图。
在一种具体方式中，所述消除碳化硅器件终端刻蚀中微掩膜的方法，包括：
步骤110，在SiC上制备掩膜；
步骤120，对所述掩膜层进行光刻，将光刻版上的图形转移到所述掩膜的光刻胶上；
步骤130，对所述掩膜表面进行干法刻蚀，达到初步刻蚀深度；
步骤140，对所述掩膜的表面湿法腐蚀到预定刻蚀深度，去除所述掩膜表面的微掩膜；
步骤150，干法刻蚀所述SiC。
由于干法刻蚀是各向异性较强的一种刻蚀方式，方向性好，为提高工艺速度，减少工艺流程的时间，干法刻蚀部分尽量刻蚀较多的深度，使用湿法刻蚀在刻蚀剩余的部分，节省刻蚀时间，一般使用湿法腐蚀继续掩膜的预定刻蚀深度为
一般在碳化硅上制备掩膜层后，会进行光刻，目的将光刻版上的图形转移到光刻胶上，便于后续工艺继续将图形转移到掩膜层上。具体的光刻工艺流程：对准曝光→后烘→显影→坚膜烘焙→显影检查。对准曝光时间为80s，显影时间为60s，后烘时间为90s。
一般在掩膜层上设置光刻胶的流程参数为：匀胶主转速为4000rpm，气相成底膜时间为20min，前烘时间为5min。
由于一般采用SiO2作为掩膜层，因此所述对所述掩膜表面进行干法刻蚀的工艺参数，包括：
刻蚀气体为25sccm的CHF3、5sccm的SF6和3sccm的Ar，源功率为400W，偏压功率为100W，腔室压强为12Pa，电极温度为30℃。
需要指出的是，在本发明中掩膜层的厚度不做具体限定。
在使用干法刻蚀一定的刻蚀深度后，对所述掩膜的表面湿法腐蚀到预定刻蚀深度，去除所述掩膜表面的微掩膜，这样就能够避免后续的干法刻蚀SiC时将微掩膜向下传递到SiC，工艺参数包括：
使用NH4F与HF的体积比为7:1的氧化硅腐蚀液对所述掩膜在25℃下浸泡1.9min～2.1min。一般为2min，需要根据世界的掩膜的厚度决定腐蚀时间。
除此之外，本发明实施例还提供了一种消除碳化硅器件终端刻蚀中微掩膜的方法，如图3和图4所示，包括：
步骤210，采用PECVD在SiC上沉积2.8μm～3.1un厚的掩膜层；
步骤220，对所述掩膜层进行光刻，将光刻板上的图形转移到光刻胶上；
步骤230，对所述SiC表面的所述掩膜层进行干法刻蚀，达到初步刻蚀深度；
步骤240，对所述SiC氧化到预定深度，去除微掩膜；
步骤250，使用NH4F与HF的体积比为7:1的氧化硅腐蚀液在25℃下浸泡9min～10min去除所述碳化硅表面经过氧化的氧化层。
掩膜层可以为SiO2掩膜层，也可以为Si3N4掩膜层，一般采用SiO2作为掩膜层，所述采用PECVD在碳化硅上沉积2.8μm～3.1un的掩膜层的条件包括：
刻蚀气体及流量为400sccm的SiH4He、800sccm的N2O和750sccm的N2，压强为900mtorr，温度为140℃～300℃。
所述对所述SiC表面的所述掩膜层进行干法刻蚀的刻蚀条件包括：
SiO2的刻蚀气体为25scc的CHF3、5sccm SF6和3sccm的Ar，源功率为400W，偏压功率为100W，腔室压强为12Pa，电极温度为30℃；
SiC的刻蚀气体为40sccm的CF4和40sccm的O2，源功率为400W，偏压功率为100W，腔室压强为12Pa，电极温度为20℃
对掩膜层进行干法刻蚀后，预留的刻蚀余量，采用局部氧化的方法取出微掩膜，所述对所述SiC氧化到预定深度的工艺参数包括：
气体流量为1.6slm的H2和1slm的O2，氧化炉管温度为1100℃，压强为880mbar。
在本发明中，氧化工艺的方式具有多种：干法氧化、湿法氧化和干湿法氧化结合等，本发明对此不作具体限定。
在本发明的干法刻蚀中，所述干法刻蚀可以为反应离子刻蚀(RIE)，也可以为电子回旋加速振荡刻蚀(ECR)，也可以为电感耦合等离子体刻蚀(ICP)。
而干法刻蚀工艺可以采用的刻蚀气体种类繁多，例如SF6等其他氟基气体、Cl2等氯基气体。
相比于传统的工艺方案，本发明中由于选择引入湿法腐蚀和氧化工艺，既能去除微掩膜，又能避免了刻蚀对材料的损伤，与此同时提高产品的良品率。
需要说明的是，图2和图4中的PR代表光刻胶，可以是正胶，也可以是反胶，本发明在此不作具体限定。
需要指出的是，在本发明的两种消除碳化硅器件终端刻蚀中微掩膜的方法中，前一种采用干法刻蚀和湿法腐蚀的工艺，只是去除了掩膜层，避免掩膜层中的微掩膜向下传递，在刻蚀SiC中出现微掩膜；而后一种方法中可以直接将SIC进行氧化形成氧化层，去除微掩膜，然后湿法腐蚀去除氧化层。
综上所述，本发明实施例所提供的消除碳化硅器件终端刻蚀中微掩膜的方法，由于在刻蚀的过程中，先使用干法刻蚀一定的深度，预留一定的刻蚀余量，再采用湿法腐蚀或者局部氧化来去除残留的微掩膜，不会在晶圆材料造成较大的晶格损伤，减少或避免了刻蚀对器件造成的不良影响，提高器件的成品率。
以上对本发明所提供的消除碳化硅器件终端刻蚀中微掩膜的方法进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
- 还没有人留言评论。精彩留言会获得点赞！