一种碳化硅mosfet功率器件的制造方法
【技术领域】
[0001]本发明涉及一种功率器件的制造方法，具体涉及一种碳化硅MOSFET功率器件的制造方法。
【背景技术】
[0002]相对于以硅为代表的第一代半导体和以砷化镓为代表的第二代半导体，第三代半导体的碳化硅和氮化镓具有更大的禁带宽度和临界击穿电场，较为适合制造高温大功率半导体器件。目前，碳化硅功率器件成为研究的热点之一。
[0003]碳化硅金属氧化物半导体场效应晶体管(MOSFET)是一种广泛使用的碳化硅功率器件。其中将控制信号提供给栅电极，该栅电极通过插入的绝缘体将半导体表面分开，所述绝缘体如二氧化硅。通过多数载流子的传输进行电流传导，而不需要在双极型晶体管工作时使用少数载流子注入。碳化硅MOSFET能够提供非常大的安全工作区，并且多个单元结构能够并行使用。
[0004]双重注入碳化娃MOSFET (DIMOS:double_implanted M0S)中，于n+型碳化娃衬底上形成η型碳化硅外延层；于所述η型碳化硅外延层的上部形成P型杂质区域，所述P型杂质区包含MOSFET的P型沟道和第二 η+型碳化硅杂质区。于ρ型沟道、η型碳化硅外延和第二 η+型碳化硅杂质区上形成栅极电介质。于所述栅极电介质上形成栅极接触。于部分P型杂质区域和第二 η+型杂质区域形成第一接触，于所述衬底上形成第二接触。
[0005]碳化硅MOSFET存在的问题是沟道迀移率较低，因而具有较大的导通电阻，能量损耗大。200610126666.7号中国专利中公开了通过在氢气或潮湿气氛中进行退火处理，改善栅介质层和沟道区界面的悬挂键终端，提高沟道迀移率的方法。然而这种处理方法的不足之处是可能会造成栅极接触不必要的氧化。
【发明内容】
[0006]本发明的目的是提供一种碳化硅MOSFET功率器件的制造方法，能够克服现有技术的不足，通过改善栅极电介质层质量，提供良好的栅介质层和沟道区界面，提高沟道迀移率，减小导通电阻。
[0007]为了实现上述目的，本发明采取以下技术方案:
[0008]—种碳化硅MOSFET功率器件的制造方法，所述方法包括如下步骤:
[0009]I)第一导电类型碳化硅衬底上生长外延层制备外延衬底；
[0010]2)所述外延衬底上制备包含碳化硅导电沟道区域的第二导电类型的碳化硅阱区；
[0011]3)于所述导电沟道区域的电流上行侧和下行侧分别形成第一和第二杂质区域；
[0012]4)于所述导电沟道区域的表面、所述第一杂质区域的部分表面和所述第二杂质区域的部分表面上形成初始栅极；
[0013]5)氧化初始栅极形成栅极电介质层；
[0014]6)于所述栅极电介质层上形成导电的栅电极；
[0015]7)于所述碳化硅阱区和第一杂质区域表面上形成第一接触，于所述栅电极上形成栅极接触；
[0016]8)于所述碳化硅衬底的背面形成第二接触。
[0017]所述的碳化硅MOSFET功率器件的制造方法的第一优选方案，所述步骤I)中所述外延层与所述衬底具有相同的导电类型，所述外延层的杂质浓度为I X 114Cm 3?
I X 116Cm 3，厚度为 10 ?200 μ m。
[0018]所述的碳化硅MOSFET功率器件的制造方法的第二优选方案，所述步骤2)中所述碳化娃讲区的杂质浓度5X 115Cm 3?5X 10 19cm 3，深度为0.3?I μπι。
[0019]所述的碳化硅MOSFET功率器件的制造方法的第三优选方案，所述步骤3)中所述第一杂质区的杂质浓度为I X 119Cm 3?5 X 10 20cm 3，厚度为0.1?0.4 μ m。
[0020]所述的碳化硅MOSFET功率器件的制造方法的第四优选方案，所述步骤3)中所述第二杂质区的杂质浓度为I X 119Cm 3?5 X 10 20cm 3，厚度为0.1?0.4 μ m。
[0021]所述的碳化硅MOSFET功率器件的制造方法的第五优选方案，所述步骤4)中所述初始栅极的制作方法包括原子层沉积、低压化学气相沉积、等离子增强化学气相沉积或溅射。
[0022]所述的碳化硅MOSFET功率器件的制造方法的第六优选方案，所述步骤4)中所述初始栅极为掺杂或非掺杂的多晶硅、非晶硅或无定型硅，厚度为10?200nm。
[0023]所述的碳化硅MOSFET功率器件的制造方法的第七优选方案，所述初始栅极的掺杂杂质为0、N、P、B或Al ;所述掺杂是碳化硅衬底界面处浓度低和表面浓度高的非均匀掺杂O
[0024]所述的碳化硅MOSFET功率器件的制造方法的第八优选方案，所述步骤5)中所述氧化温度为600?1500°C，所述栅极电介质层的厚度为所述初始栅极的1.5?2.5倍。
[0025]所述的碳化硅MOSFET功率器件的制造方法的第九优选方案，所述步骤6)中所述栅电极与所述栅极电介质层间形成隔离层。
[0026]所述的碳化硅MOSFET功率器件的制造方法的第十优选方案，所述步骤6)中所述栅电极由掺杂了 η型或ρ型杂质的多晶硅、Al、T1、N1、W和Pt制成，厚度为0.1?5μπι。
[0027]所述的碳化硅MOSFET功率器件的制造方法的第i^一优选方案，所述步骤7)中所述的第一接触和栅极接触的形成步骤包括:
[0028]I)于所述栅电极和外延层上形成绝缘层，所述绝缘层具有到达所述碳化硅阱区和第一杂质区域的第一接触孔和到达所述栅电极第二接触孔；
[0029]2)于所述第一接触孔内，所述碳化硅阱区和第一杂质区域表面上形成第一接触；于所述第二接触孔内，所述栅电极上形成栅极接触；
[0030]所述的碳化硅MOSFET功率器件的制造方法的第十二优选方案，所述栅电极与所述绝缘层间形成隔离层。
[0031]所述的碳化硅MOSFET功率器件的制造方法的第十三优选方案，所述绝缘层形成后，于500?1100°C下进行回流工艺，所用气体为选自02、H2、水蒸气、N2、氯化氢、SiHCl3、NO、N2O,順3和Ar中的一种或几种的混合气体。
[0032]所述的碳化硅MOSFET功率器件的制造方法的第十四优选方案，所述步骤8)中所述的第二接触的厚度为0.1?5μπι，所用金属为选自钨、铬、铂、钛、银、金、铝、镍和铜中的一种或几种的合金或复合。
[0033]所述的碳化硅MOSFET功率器件的制造方法的第十五优选方案，所述方法包括:
[0034]所述碳化硅阱区形成后，于所述阱区表面外延形成η型沟道层。
[0035]所述的碳化硅MOSFET功率器件的制造方法的第十六优选方案，所述沟道层的掺杂浓度为5 X 115Cm 3?5 X 10 16cm 3，高于所述碳化娃外延层，厚度为0.01?0.5 μ m。
[0036]所述的碳化硅MOSFET功率器件的制造方法的第十七优选方案，所述方法包括:
[0037]所述初始栅极的形成是于所述沟道区域表面、所述第一杂质区域的部分表面和所述第二杂质区域的部分表面上形成栅介质缓冲层，再于所述缓冲层上制作绝缘或导电的初始栅极。
[0038]所述的碳化硅MOSFET功率器件的制造方法的第十八优选方案，所述栅介质缓冲层为包含N、P、B、Al或C杂质元素的氧化硅，厚度为I?lOOnm。
[0039]所述的碳化硅MOSFET功率器件的制造方法的第十九优选方案，所述栅介质缓冲层是于600?1500°C下，氧化所述碳化硅外延层形成，所用气体为选自氧气、氢气、水蒸气、氮气、氯化氢、三氯娃烧、一氧化氮、笑气、氨气和氩气中的一种或几种的混合气体。
[0040]所述的碳化硅MOSFET功率器件的制造方法的第二十优选方案，所述方法包括:
[0041]形成第二杂质区的同时，于所述外延衬底上形成第二导电类型的场限环；于所述场限环外侧形成场截止环。
[0042]所述的碳化硅MOSFET功率器件的制造方法的第二十一优选方案，所述场限环位于器件边缘，由2?50个宽度和间距不等的环组成，所述场限环与所述第二杂质区具有相同的掺杂浓度和深度。
[0043]所述的碳化硅MOSFET功率器件的制造方法的第二十二优选方案，所述场截止环由上下两部分构成，上部分场截止环为第一导电类型，掺杂浓度为IXlO18Cm 3?5 X 120Cm 3，厚度0.1?0.8μηι，下部分场截止环为第二导电类型，掺杂浓度为I X 118Cm 3?5X 10 20cm 3，厚度 0.1 ?0.4 μ m。
[0044]与最接近的现有技术比，本发明具有如下优点:
[0045]I)本发明制造方法中通过先淀积绝缘或导电的初始栅极，然后再将初始栅极氧化，形成所需厚度的栅极电介质层，这样就避免了一次性形成较厚的栅极电介质层，改善了碳化硅氧化形成栅极电介质工艺中，栅极电介质和沟道区域界面处形成的碳聚集，提高了栅极电介质层质量；
[0046]2)本发明中初始栅极的淀积包括于沟道区域表面形成薄层氧化硅的碳化硅氧化和多晶硅或非晶硅材料的淀积，这样能够提供良好的栅极电介质层和沟道区界面，提高沟道迀移率，减小导通电阻；
[0047]3)本发明中于淀积的初始栅极多晶硅或非晶硅材料中，进行氮或磷杂质掺杂，或采用湿氧氧化工艺，避免了栅极电介质层长时间在氮气、一氧化氮或二氧化氮气氛中进行氮化退火或在氢气、潮湿气氛中进行氢化退火工艺，简化了制造工艺，提高器件可靠性；
[0048]4)本发明方法降低了栅极电介质层制作工艺的温度，减少了工艺时间，降低了制造成本，适合批量化生产。
【附图说明】
[0049]图1:本发明制造方法的流程图；
[0050]图2:本发明实施例1中碳化硅外延衬底的示意图；
[0051]图3:本发明实施例1中于碳化硅衬底上制作P型阱区的示意图；
[0052]图4:本发明实施例1中于碳化娃衬底上制作η+源极区和ρ+接触区的示意图；
[0053]图5:本发明实施例1中于碳化硅衬底上制作初始栅极的示意图；
[0054]图6:本发明实施例1中氧化初始栅极形成栅极电介质层的示意图；
[0055]图7:本发明实施例1中于栅极电介质层上制作栅电极的示意图；
[0056]图8:本发明实施例1中于栅电极上制作绝缘层的示意图；
[0057]图9:本发明实施例1中于碳化硅衬底上形成第一接触的示意图；