[0058]图10:本发明实施例1中于碳化硅衬底上形成第二接触的示意图；
[0059]图11:本发明实施例2中碳化硅外延衬底的示意图；
[0060]图12:本发明实施例2中于碳化娃衬底上制作ρ型讲区的不意图；
[0061]图13:本发明实施例2中于碳化硅衬底上制作η+源极区和ρ+接触区的示意图；
[0062]图14:本发明实施例2中于碳化硅衬底上制作栅介质缓冲层的示意图；
[0063]图15:本发明实施例2中于碳化娃衬底上制作初始棚■极的不意图；
[0064]图16:本发明实施例2中氧化初始栅极形成栅极电介质层的示意图；
[0065]图17:本发明实施例2中于栅极电介质层上制作栅电极的示意图；
[0066]图18:本发明实施例2中于栅电极上制作绝缘层的示意图；
[0067]图19:本发明实施例2中于碳化硅衬底上形成第一接触的示意图；
[0068]图20:本发明实施例2中于碳化硅衬底上形成第二接触的示意图；
[0069]图21:本发明实施例3中碳化硅外延衬底的示意图；
[0070]图22:本发明实施例3中于碳化硅衬底上制作P型阱区的示意图；
[0071]图23:本发明实施例3中于碳化硅衬底上制作η+源极区、ρ+接触区、场限环和场截止环的示意图；
[0072]图24:本发明实施例3中于碳化硅衬底上制作栅介质缓冲层的示意图；
[0073]图25:本发明实施例3中于碳化硅衬底上制作初始栅极的示意图；
[0074]图26:本发明实施例3中氧化初始栅极形成栅极电介质层的示意图；
[0075]图27:本发明实施例3中于栅极电介质层上制作栅电极的示意图；
[0076]图28:本发明实施例3中于栅电极上制作绝缘层的示意图；
[0077]图29:本发明实施例3中于碳化硅衬底上形成第一接触的示意图；
[0078]图30:本发明实施例3中于碳化硅衬底上形成第二接触的示意图。
【具体实施方式】
[0079]下面结合附图和【具体实施方式】对本发明作进一步详细描述，以下实施例仅用于说明本发明，但不限制本发明的范围。
[0080]如图所示，本发明所述的碳化硅MOSFET功率器件的制造方法，该方法包括如下步骤:1)于第一导电类型碳化硅衬底上生长外延层制备外延衬底，所述外延层与衬底具有相同的导电类型；2)于所述外延衬底上制造第二导电类型的碳化硅阱区，所述碳化硅阱区包含碳化硅导电沟道区域，提供电流通路；3)于所述导电沟道区域的电流上行侧形成第一杂质区域；4)于所述导电沟道区域的电流下行侧形成第二杂质区域；5)于所述导电沟道区域的表面、所述第一杂质区域的部分表面和所述第二杂质区域的部分表面上形成绝缘或导电的初始栅极；6)氧化初始栅极形成栅极电介质层；7)于所述栅极电介质层上形成导电的栅电极以形成半导体元器件；8)于所述碳化硅阱区和第一杂质区域表面上形成第一接触，于所述栅电极上形成栅极接触；9)于所述碳化硅衬底的背面形成第二接触。
[0081]实施例2中，在步骤2)所述的碳化硅阱区形成后，还包括步骤:于所述阱区表面外延形成η型沟道层；在步骤5)所述初始栅极的形成前还包括步骤:于所述沟道区域表面、所述第一杂质区域的部分表面和所述第二杂质区域的部分表面上形成栅介质缓冲层，再于所述缓冲层上制作绝缘或导电的初始栅极。
[0082]实施例3中，再步骤4)形成第二杂质区的同时，于所述外延衬底上形成第二导电类型的场限环，于所述场限环外侧形成场截止环；在所述初始栅极形成前形成栅介质缓冲层。
[0083]实施例1
[0084]I)如图2所不，提供具有第一导电类型碳化娃衬底101，在衬底101的上表面外延形成漂移层102，外延层102具有与衬底101相同的导电类型。外延层102具有I X 114Cm 3?I X 10 16cm 3的杂质浓度和10?200 μ m的厚度，根据所制造器件的电压等级不同进行选取。
[0085]碳化硅衬底101是4H-SiC、6H-SiC、3C-SiC或15R_SiC晶型的碳化硅，具有I X 118Cm 3?I X 10 19Cm 3的杂质浓度。衬底101的主表面是具有例如(11-20)晶面取向的面A。衬底101可以是η型或ρ型的，此处以制作垂直型N沟道MOSFET所需的η型衬底为例进行描述，如需制作垂直型P沟道M0SFET，只需将描述中导电类型的η型和ρ型互换。碳化娃衬底101可以是标准厚度400?1000微米，也可以是经过减薄的厚度10?400微米。
[0086]2)如图3所示，在碳化硅外延层102上形成第二导电类型的碳化硅阱区111，此碳化硅阱区包含碳化硅导电沟道区，提供电流通路。碳化硅阱区111的制造方法包括:在外延层102上形成掩膜材料，利用光刻将掩膜材料图形化，去除将形成阱区111部分的掩膜材料，再从掩膜上将P型杂质(例如B或Al)离子注入到η型外延层102的上表面。去除掩膜后，在1500?2200°C温度下进行活化退火工艺，退火时间大约3?30分钟，从而形成ρ型讲区111。讲区111具有5Χ 115Cm 3?5Χ 10 19cm 3的杂质浓度和0.3?I μπι的深度。讲区111可以是非均匀掺杂的，在表面附近具有较低的杂质浓度，杂质浓度随深度增加先增大后减小，在0.3?0.8 μm处具有最高的杂质浓度，再逐渐降低。
[0087]3)如图4所示，在阱区111的上表面形成η+型源极区121和ρ+型接触区域112，在阱区111之间形成η型掺杂区域131，在衬底101背面形成η++型接触区域103。η+型源极区121和η型掺杂区域131之间有一定的间隙，即沟道区域。η+型源极区121和ρ+型接触区域112的制造方法与阱区111的制造方法类似，包括利用光刻形成图形化的掩膜材料、离子注入和活化退火工艺。η+型源极区121具有I X 119Cm 3?5X10 2°cm 3的杂质浓度和0.1 μ m?0.4 μ m的厚度。ρ+型接触区域112具有I X 119Cm 3?5 X 10 20cm 3的杂质浓度和0.1 μπι?0.4 μπι的厚度。η+型源极区121和ρ+型接触区域112的杂质浓度和厚度不必相同。η型掺杂区域131可以采用离子注入或外延生长的方法制作，掺杂浓度高于η型外延层102，具有5 X 1015cm 3?5 X 10 16cm 3的杂质浓度和0.01?0.3 μ m的厚度。η++型接触区域103采用离子注入和活化退火工艺制造，将η型杂质(例如N或P)离子注入到衬底101的背面，然后在1200?2000°C温度下进行活化退火工艺或采用激光活化退火工艺，退火时间3?30分钟，从而形成η++型接触区域103。接触区域103具有5 X 119Cm 3?5 X 10 20cm 3的杂质浓度和0.1?0.3 μπι的深度。
[0088]4)如图5所示，在沟道区域的表面上、部分η+源极区121的表面上和部分η型杂质区域131的表面上形成初始栅极141。初始栅极141可以是绝缘的或导电的，厚度为10?200nm或更小，可以是多晶硅、非晶硅、无定型硅等材料，可以是非掺杂的或掺入0、N、P、B、Al等元素，初始栅极141的杂质掺杂是非均匀的，在其表面附近具有较高的浓度，在与碳化娃衬底外延层102界面处具有更低的浓度。初始栅极141采用原子层沉积(atomiclayer deposit1n，ALD)、低压化学气相沉积(low pressure chemical vapor deposit1n，LPCVD)、等离子增强化学气相沉积(plasma enhanced chemical vapor deposit1n，PECVD)或溅射的方式制作，但并不限于上述材料和制作方法。初始栅极141的图形化采用光刻和腐蚀或刻蚀的方法制造。所述光刻步骤包括使用光刻胶等材料，采用紫外光、激光或电子束等方式，在需保留的初始栅极141上制作出所需要的光刻胶图形，暴露出需去除的区域。所述刻蚀方法包括反应离子刻蚀(reactive 1n etching，RIE)、电感親合等离子(inductivecoupled plasma, ICP)刻蚀、激光烧蚀或离子铣等，使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、六氟化硫SF6、四氟化碳CF4、三氟甲烷CHF3、八氟环丁烷C4F8或三氟化氮NF3，但并不限于上述几种材料。所述湿法腐蚀方法使用的材料包括磷酸H3PO4、氢氟酸HF、缓冲氢氟酸Β0Ε、硫酸H2SO4、硝酸HNO3、盐酸HCl、醋酸CH3C00H、双氧水H2O2、氢氧化钾KOH或四甲基氢氧化铵TMAH，配制不同浓度的腐蚀液。
[0089]5)如图6所示，将初始栅极141氧化，形成所需厚度的栅极电介质层142。栅极电介质层142是绝缘的，主要是氧化娃材料，可以含有N、P、B、Al、C等杂质兀素，厚度为20?400nm或更小。初始栅电极141的氧化在高温下进行，氧化温度为600?1500°C，使用的气体包括氧气O2、氢气H2、水蒸气H20、氮气N2、氯化氢HCl、三氯硅烷SiHCl3、一氧化氮NO、笑气N20、氨气NH3或氩气Ar，以及上述气体的混合气体，但并不限于上述几种气体。
[0090]6)如图7所示，在栅极电介质层142上形成导电的栅电极151以便形成半导体元器件。在栅极电介质层142和栅电极151之间可以插入隔离层(图中未示出)，防止后续工艺对栅极电介质层142造成影响。栅电极151由多晶硅、Al、T1、N1、W或Pt材料制成，掺杂了 η型或ρ型杂质以增强导电性。栅电极151具有0.1?5 μπι或更大的厚度，采用光刻和腐蚀或刻蚀的方法制作，与步骤4)中所述方法类似，此处不再重复说明。
[0091]7)如图8所示，在栅电极151和外延层102的上表面形成绝缘层161。绝缘层161将栅电极151完全覆盖，将栅电极151与外延层102及η+源极区121、ρ+接触区域112之间形成电学隔离。形成绝缘层161后，进行回流工艺，以将边缘部分圆角化，并提高绝缘层161的质量。在栅电极151和绝缘层161之间可以插入隔离层(图中未示出)，防止绝缘层161的回流工艺对栅电极151造成影响。绝缘层161具有0.5?10 μπι的厚度，可以是氧化硅、氮化硅、磷硅玻璃PSG、硼硅玻璃BSG、硼磷硅玻璃BPSG、多晶硅或含氧多晶硅材料及其复合结构，可以采用原子层沉积(atomic layer deposit1n，ALD)、低压化学气相沉积(low pressure chemical v