apor deposit1n, LPCVD)、等离子增强化学气相沉积(plasmaenhanced chemical vapor deposit1n，PECVD)或派射方式制作，但并不限于上述材料和制作方法。绝缘层161的回流工艺，在500?1100°C进行，使用的气体包括氧气O2、氢气H2、水蒸气H20、氮气N2、氯化氢HCl、三氯娃烧SiHCl3、一氧化氮NO、笑气N20、氨气NH3或氩气Ar,以及上述气体的混合气体，但并不限于上述几种气体。回流工艺的同时也将栅电极151的边缘部分圆角化和氧化。
[0092]8)如图9所示，在绝缘层161上形成接触孔171和172，在η+源极区121暴露出的区域上表面形成接触122，在ρ+接触区域112暴露出的区域上表面形成接触113，在栅电极151暴露出的区域形成接触152。在绝缘层161上形成接触孔171和172采用光刻、腐蚀和/或刻蚀的方法，接触孔171和172可以是圆形、方形、长条形、六边形、八边形等形状。采用先腐蚀再刻蚀或先刻蚀再腐蚀的方法，接触孔171和172的侧壁会形成包括湿法腐蚀和干法刻蚀两级区域，通过调整腐蚀和刻蚀工艺参数和深度，可以获得不同侧壁倾角的接触孔，适用于小型元器件，并在侧壁边缘处形成钝角，便于后续金属电极的制造。所述光刻步骤包括使用光刻胶或聚酰亚胺等材料，采用紫外光、激光或电子束等方式，在需保留的绝缘层161区域制作出所需要的掩膜图形，暴露出接触孔的区域。所述刻蚀方法包括反应离子刻蚀(reactive 1n etching，RIE)、电感親合等离子(inductive coupled plasma，I CP)刻蚀、激光烧蚀或离子铣等，使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、六氟化硫SF6、四氟化碳CF4、三氟甲烷CHF3、八氟环丁烷C4F8、三氟化氮即3等，但并不限于上述几种材料。所述湿法腐蚀方法使用的材料包括磷酸H3PO4、氢氟酸HF、缓冲氢氟酸Β0Ε、硫酸H2SO4、硝酸HNO3、盐酸HC1、醋酸CH3COOH或双氧水H2O2，配制不同浓度的腐蚀液。
[0093]在接触孔171和172中填充接触金属并退火，形成接触部分113、122和152。接触部分113、122和152分别与ρ+接触区域112、η+源极区121和栅电极151形成电学耦合。所使用的金属层厚度从0.01?5 μπι，金属是钨、铬、铂、钛、银、金、铝、镍或铜及其合金或其复合结构，采用蒸发、溅射或电镀方式制作，但并不限于上述材料和制作方法。金属层形成后，通过退火与P+接触区域112、η+源极区121和栅电极151形成欧姆接触。退火工艺在300?1100°C进行，使用的气体包括氢气H2、氮气N2或氩气Ar，以及上述气体的混合气体，但并不限于上述几种气体。退火后接触部分113、122和152分别与ρ+接触区域112、η+源极区121和栅电极151形成欧姆接触。
[0094]9)如图10所示，碳化硅衬底101背面形成接触104。接触104通过淀积金属后退火与衬底接触区域103形成欧姆接触。接触104的厚度0.1?5 μ m，金属是钨、铬、铂、钛、银、金、铝、镍或铜及其合金或其复合结构。接触104的形成方法与接触122类似，此处不再重复说明。
[0095]10)所述碳化硅MOSFET功率器件的制造方法还包括其他工艺步骤如金属电极制作和钝化层制作(图中未示出)，划片和引线键合等步骤。在此不再赘述。
[0096]实施例2
[0097]I)如图11所示，提供具有第一导电类型的碳化硅衬底201，在衬底201的上表面外延形成漂移层202，外延层202具有与衬底201相同的导电类型。外延层202具有I X 114Cm 3?I X 10 16cm 3的杂质浓度和10?200 μ m的厚度，根据所制造器件的电压等级不同进行选取。
[0098]碳化硅衬底201是4H-SiC、6H-SiC、3C-SiC或15R_SiC晶型的碳化硅，具有I X 118Cm 3?I X 10 19Cm 3的杂质浓度。衬底201的主表面是具有例如(11-20)晶面取向的面A。衬底201可以是η型或ρ型的，此处以制作垂直型N沟道MOSFET所需的η型衬底为例进行描述，如需制作垂直型P沟道M0SFET，只需将描述中导电类型的η型和ρ型互换。碳化硅衬底201可以是标准厚度的400?1000微米，也可以是经过减薄的厚度10?400微米。
[0099]2)如图12所示，在碳化硅外延层202上形成第二导电类型的碳化硅阱区211。碳化硅阱区211的制造方法包括:在外延层202上形成掩膜材料，利用光刻将掩膜材料图形化，去除将形成阱区211部分的掩膜材料，再从掩膜上将ρ型杂质(例如B或Al)离子注入到η型外延层202的上表面部分。去除掩膜后，在1500?2200°C温度下进行活化退火工艺，退火时间3?30分钟，从而形成ρ型阱区211。阱区211具有5 X 115Cm 3?5 X 10 19cm 3的杂质浓度和0.3?I μπι的深度。阱区211可以是非均匀掺杂的，在表面附近具有较低的杂质浓度，杂质浓度随深度增加先增大后减小，在0.3?0.8 μ m处具有最高的杂质浓度，再逐渐降低。
[0100]3)如图13所示，在阱区211的上表面外延形成η型沟道层231，再在阱区211的上表面形成η+型源极区221和ρ+型接触区域212，在衬底201背面形成η++型接触区域203。η+型源极区221距ρ型阱区211的边缘有一定的间距，即沟道区域。η型沟道层231采用外延生长的方法制作，掺杂浓度高于η型外延层202，具有5 X 115Cm 3?5 X 10 16cm 3的杂质浓度和0.01?0.5 μπι的厚度。η+型源极区221和ρ+型接触区域212的制造方法与阱区211的制造方法类似，包括利用光刻形成图形化的掩膜材料、离子注入和活化退火工艺。η+型源极区221具有I X 119Cm 3?5X 10 2°cm3的杂质浓度和0.1?0.4 μπι的厚度。P+型接触区域212具有I X 119Cm 3?5 X 10 20cm 3的杂质浓度和0.1?0.4 μ m的厚度。η+型源极区221和ρ+型接触区域212的杂质浓度和厚度不相同。η++型接触区域203采用离子注入和活化退火工艺制造，将η型杂质(例如N或P)离子注入到衬底201的背面，然后在1200?2000°C温度下进行活化退火工艺或采用激光活化退火工艺，退火时间3?30分钟，从而形成η++型接触区域203。接触区域203具有5 X 119Cm 3?5 X 10 20cm 3的杂质浓度和0.1?0.3 μπι的深度。
[0101]4)如图14所示，在η+源极区221、ρ+接触区212和η型沟道层231的表面上形成栅介质缓冲层240。栅介质缓冲层240主要是氧化硅材料，可以含有N、P、B、Al、C等杂质元素，厚度I?lOOnm，采用将碳化硅氧化的方法制作，氧化温度600?1500°C，使用的气体包括氧气O2、氢气H2、水蒸气H20、氮气N2、氯化氢HCl、三氯硅烷SiHCl3、一氧化氮NO、笑气N20、氨气NH3或氩气Ar，以及上述气体的混合气体，但并不限于上述几种气体。
[0102]5)如图15所示，在栅介质缓冲层240上形成初始栅极241。初始栅极241可以是绝缘的或导电的，厚度为10?200nm或更小，可以是多晶硅、非晶硅或无定型硅材料，可以是非掺杂的或掺入0、Ν、Ρ、Β或Al元素，可以采用原子层沉积(atomic layer deposit1n，ALD)、低压化学气相沉积(low pressure chemical vapor deposit1n，LPCVD)、等离子增强化学气相沉积(plasma enhanced chemical vapor deposit1n, PECVD)或派射方式制作，但并不限于上述材料和制作方法。
[0103]6)如图16所示，将初始栅极241氧化，形成所需厚度的栅极电介质层242。栅极电介质层242是绝缘的，主要是氧化硅材料，可以含有N、P、B、Al或C杂质元素，厚度20?400nm或更小。初始栅电极241的氧化在高温下进行，氧化温度600?1500°C，使用的气体包括氧气O2、氢气H2、水蒸气H20、氮气N2、氯化氢HCl、三氯硅烷SiHCl3、一氧化氮NO、笑气N20、氨气NH3或氩气Ar，以及上述气体的混合气体，但并不限于上述几种气体。
[0104]7)如图17所示，在栅极电介质层242上形成导电的栅电极251，并进行图形化，以便形成半导体元器件。栅电极251由多晶娃、Al、T1、N1、W或Pt材料制成，掺杂了 η型或P型杂质以增强导电性。栅电极251具有0.1?5μπι或更大的厚度。采用光刻和腐蚀或刻蚀的方法对栅电极251、栅极电介质层242及栅介质缓冲层240进行图形化制作。所述光刻步骤包括使用光刻胶等材料，采用紫外光、激光或电子束等方式，在需保留的栅电极251上制作出所需要的光刻胶图形，暴露出需去除的区域。所述刻蚀方法包括反应离子刻蚀(reactive 1n etching，RIE)、电感親合等离子(inductive coupled plasma，I CP)刻蚀、激光烧蚀或离子铣等，使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、六氟化硫SF6,四氟化碳CF4、三氟甲烷CHF3、八氟环丁烷C4F8或三氟化氮NF 3，但并不限于上述几种材料。所述湿法腐蚀方法使用的材料包括磷酸H3PO4、氢氟酸HF、缓冲氢氟酸Β0Ε、硫酸H2S04、硝酸圆03、盐酸HCl、醋酸CH3C00H、双氧水H2O2、氢氧化钾KOH或四甲基氢氧化铵TMAH，配制不同浓度的腐蚀液。
[0105]8)如图18所示，在栅电极251和外延层202的上表面形成绝缘层261。绝缘层261将栅电极251完全覆盖，将栅电极251与外延层202及η+源极区221、ρ+接触区域212之间形成电学隔离。形成绝缘层261后，进行回流工艺，以将边缘部分圆角化，并提高绝缘层261的质量。绝缘层261具有0.5?10 μπι的厚度，可以是氧化硅、氮化硅、磷硅玻璃PSG、硼硅玻璃BSG、硼磷硅玻璃BPSG、多晶硅或含氧多晶硅材料或其复合结构，可以采用原子层沉积(atomic layer deposit1n, ALD)、低压化学气相沉积(low pressure chemicalvapor deposit1n，LPCVD)、等离子增强化学气相沉积(plasma enhanced chemical vapordeposit1n，PECVD)或派射方式制作，但并不限于上述材料和制作方法。绝缘层2