半导体制作工艺的制作方法

本发明涉及半导体制造技术领域，特别涉及一种半导体制作工艺。

背景技术：

随着LDMOS（横向扩散金属氧化物半导体）在集成电路中的应用越来越广泛，对于LDMOS的性能要求越来越高。通常来说，降低LDMOS的导通阻抗的方法就是在不断提高漂移区浓度的同时，通过各种降低表面电场理论，使其能够完全耗尽，从而获得低导通阻抗，并维持很高的击穿电压。

在传统locos（场氧）工艺中，漂移区的场板是搭在漂移区的locos上，而Gate oxide（栅氧化层）与locos之间是较短的locos鸟嘴，如传统NLDMOS（N型横向扩散金属氧化物半导体）的器件结构，如图1所示。当漂移区的浓度较高时，根据高斯定理，极易在靠近locos的厚氧化层下方的硅中(如图1中星标处)产生极强的电场，从而引发击穿，使得NLDMOS的击穿电压偏低。

现有的制作工艺，通过降低漂移区的浓度或减小漂移区与栅氧（GOX）的交叠尺寸, 或通过增加光刻版将如图1所示的星标处上方的GOX变为厚栅氧，从而降低如图1所示的星标处的电场，继而提高击穿电压，但这样会使LDMOS的导通阻抗升高，或者增加工艺制作的成本。

技术实现要素：

为解决上述技术问题，克服现有技术水平的缺点和不足，本发明提供一种半导体制作工艺，能够在保持不损失LDMOS的导通阻抗特性的前提下，提高击穿电压，而且不增加工艺成本。

本发明提供的半导体制作工艺，包括以下步骤：

在locos形成后，生长厚氧化层；

在生长所述厚氧化层之后，利用n阱光刻板和p阱光刻板，分别进行n阱注入和p阱注入，并去掉所述厚氧化层；

在去掉所述厚氧化层之后，生长GOX，并在生长的GOX上淀积多晶硅，并刻蚀形成栅极，然后进行源极和漏极注入。

作为一种可实施方式，所述厚氧化层的厚度范围为200A~2000A。

作为一种可实施方式，所述厚氧化层的厚度为1000A。

作为一种可实施方式，采用湿氧法生长所述厚氧化层。

作为一种可实施方式，采用干氧法生长所述厚氧化层。

本发明相比于现有技术的有益效果在于：

本发明提供的半导体制作工艺，在locos形成后，先长一层厚氧化层，然后利用n阱光刻板和p阱光刻板，分别进行n阱和p阱注入，并刻掉厚氧化层，去胶后生长GOX，并淀积多晶硅，并刻蚀形成栅极，然后注入源极和漏极，形成LDMOS结构。其利用形成的厚氧化层，可以降低靠近locos的厚氧化层下方的硅中产生的电场，从而在不增加LDMOS的导通阻抗以及工艺制作的成本的前提下，提高LDMOS的击穿电压。

附图说明

图1为传统的NLDMOS的器件结构示意图；

图2为本发明一实施例提供的半导体制作工艺的流程示意图；

图3为图2所示的半导体制作工艺中的步骤S100的效果示意图；

图4为图2所示的半导体制作工艺中的步骤S200的效果示意图；

图5为图2所示的半导体制作工艺中的步骤S300的效果示意图；

图6为利用图2所示的半导体制作工艺形成的NLDMOS的器件结构示意图。

具体实施方式

以下结合附图，对本发明上述的和另外的技术特征和优点进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的部分实施例，而不是全部实施例。

首先，需要说明的是，本发明实施例中以NLDMOS为例，但对于PLDMOS（P型横向扩散金属氧化物半导体）也同样适用。而且实施例中提供的NLDMOS的漂移区为locos，对于mini-locos工艺同样适用。

参见图2，本发明实施例提供的半导体制作工艺，包括以下步骤：

S100，在locos形成后，生长厚氧化层10。厚氧化层的厚度可取200A~2000A，优选1000A。

S200，在生长厚氧化层10之后，利用n阱光刻板和p阱光刻板，分别进行n阱注入和p阱注入，并去掉厚氧化层；

S300，在去掉厚氧化层之后，生长GOX，并在生长的GOX上淀积多晶硅，并刻蚀形成栅极，然后进行源极和漏极注入。

厚氧化层10均可采用湿氧法或干氧法生长。

本发明提供的半导体制作工艺，在locos形成后，先长一层厚氧化层，然后利用n阱光刻板和p阱光刻板，分别进行n阱和p阱注入，并刻掉厚氧化层，去胶后生长GOX，并淀积多晶硅，并刻蚀形成栅极，然后注入源极和漏极，形成LDMOS结构。其利用形成的厚氧化层，可以降低靠近locos的厚氧化层下方的硅中(如图1中星标处)产生的电场，从而在不增加LDMOS的导通阻抗以及工艺制作的成本的前提下，提高LDMOS的击穿电压。

参见图3至图6，本发明实施例提供的半导体制作工艺，首先，参见图3，在形成漂移区及GOX之后，生长一层厚氧化层；如图4，利用n阱光刻板进行n阱注入，并刻掉厚的氧化层；接下来，如图5，利用p阱光刻板进行p阱注入，并刻掉厚的氧化层；然后生长GOX，淀积多晶硅并刻蚀形成栅极，然后进行源漏注入，最终形成如图6所示的NLDMOS结构。

该NLDMOS结构，在保持不损失NLDMOS的导通阻抗特性的前提下，提高了击穿电压，而且没有增加工艺成本。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步的详细说明，应当理解，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围。特别指出，对于本领域技术人员来说，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。