专利名称：半导体制造工艺流程中掺杂栅极和漏、源极的方法
技术领域：
本发明涉及半导体制造领域，特别涉及一种半导体制造工艺流程中掺杂栅极和 漏、源极的方法。
背景技术：
随着电子设备的广泛应用，半导体的制造工艺得到了飞速的发展，在半导体的制 造流程中，涉及掺杂工艺，具体为，通过离子注入的方式对多晶硅进行掺杂，形成栅极，并对 位于栅极两侧的衬底进行掺杂，形成漏极和源极。然而，根据实际需求，通常需要栅极的掺杂浓度大于漏、源极的掺杂浓度，由此，现 有技术中实现不同掺杂浓度的掺杂方法包括以下步骤步骤一，参见图1，在衬底101上形成栅氧化层102和多晶硅层103，并以离子注入 100的方法对多晶硅层103进行掺杂。步骤二，参见图2，由于多晶硅层103在掺杂的过程中受到注入离子的撞击，导致 硅结构的晶格发生损伤，为恢复损伤，离子注入100后进行快速热退火处理，并对多晶硅层 103和栅氧化层102利用光刻、蚀刻工艺形成栅极203，利用沉积、蚀刻工艺形成侧壁层204。步骤三，参见图3，以离子注入300的方法对栅极203和栅极203两侧的衬底101 进行掺杂，形成漏极301和源极302。由此可见，步骤二中的快速热退火处理可使多晶硅层103中多晶硅晶粒的体积增 大，从而使多晶硅晶粒之间的缝隙增大，步骤三中注入的离子有可能在掺杂的过程中穿过 多晶硅晶粒之间增大的缝隙而进入多晶硅层103正下方的衬底101形成区域303，从而导致 漏极301和源极302导通，即隧穿效应。可见，现有技术的方法虽然能够实现栅极和漏、源极的不同浓度的掺杂，但会产生 漏极和源极导通的隧穿效应，从而降低器件质量。
发明内容
有鉴于此，本发明的目的在于提供一种半导体制造工艺流程中掺杂栅极和漏、源 极的方法，以实现栅极和漏、源极的不同浓度的掺杂，并避免隧穿效应。为达到上述目的，本发明的技术方案具体是这样实现的一种半导体制造工艺流程中掺杂栅极和漏、源极的方法，在衬底上形成栅极后，该 方法包括以下步骤在栅极表面以及栅极两侧的衬底表面涂覆底部抗反射涂层BARC，衬底表面涂覆的 BARC高于栅极表面；对高于栅极表面的BARC进行蚀刻，使栅极两侧的衬底表面的BARC至栅极表面，并 进行第一次离子注入；清除所述BARC ；再次进行离子注入。
所述注入的离子为N型元素。所述N型元素为磷或砷。所述注入的离子为P型元素。所述P型元素为硼或铟。当在栅极表面以及栅极两侧的衬底表面涂覆底部抗反射涂层BARC时，所述BARC 的上表面与衬底表面的距离的范围为2000埃到5000埃。所述第一次离子注入的能量范围为IOOOeV到IOOOOeV ；所述第二次离子注入的能量小于25000eV。由上述的技术方案可见，本发明首先在栅极两侧的衬底表面涂覆BARC，对涂覆有 BARC的衬底进行离子注入，并保证离子能够注入栅极实现掺杂、但无法穿透BARC注入栅极 两侧的衬底，然后清洗涂覆的BARC，对清除BARC后的衬底再次进行所述离子的注入，并保 证离子能够注入栅极实现掺杂，且能够注入栅极两侧的衬底实现掺杂，以形成漏极和源极。这样，由于第一次离子注入时，可通过对离子注入的能量等级进行控制，以保证离 子能够注入栅极实现掺杂、但无法穿透BARC注入栅极两侧的衬底，因而可避免注入的离子 穿越栅氧化层而进入栅极两侧的衬底，而且，在进行第二次离子注入之前不涉及快速热退 火处理，能够保证多晶硅晶粒之间紧密连接、不会出现大的缝隙，因而就尽可能避免了第二 次注入栅极的离子穿过多晶硅晶粒之间的缝隙而进入衬底，这样就可避免隧穿效应的产 生；此外，由于对栅极共进行两次离子注入，仅对漏、源极进行一次离子注入，而掺杂浓度由 注入离子的数量决定，因此，可有效地实现栅极和漏、源极的不同浓度的掺杂。
图1-图3为现有技术中实现不同掺杂浓度的掺杂方法的示意图；图8为对涂覆有未经蚀刻的BARC的衬底进行离子注入的示意图；图4-图7、图9为本发明所提供的半导体制造工艺流程中掺杂栅极和漏、源极的方 法的示意图。
具体实施例方式为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对 本发明进一步详细说明。为了使得栅极的掺杂浓度大于漏、源极的掺杂浓度，本发明仍进行两次离子注入， 但在第一次离子注入过程中阻挡离子注入至栅极两侧的衬底、使得离子仅能够注入至栅 极，然后在第二次离子注入时再保证离子既能够注入栅极，也能够注入栅极两侧的衬底形 成源极和漏极。这样，由于对栅极利用两次离子注入实现掺杂，而源极和漏极则分别仅利用 离子注入掺杂一次，因而能够保证栅极的掺杂浓度大于漏、源极的掺杂浓度。且由于第一次离子注入后不涉及快速热退火处理，因而能够保证栅极多晶硅之间 紧密连接、避免多晶硅晶粒之间的大缝隙出现，从而避免在第二次离子注入时有离子穿透 栅极多晶硅并掺杂在栅极多晶硅下方的衬底，进而避免漏极和源极导通的隧穿效应产生。图4-图7、以及图9为本发明所提供的半导体制造工艺流程中掺杂栅极和漏、源极 的方法的示意图，该方法包括以下步骤
步骤一，参见图4，在衬底401上形成栅氧化层402和多晶硅层403，其中，该步骤 可采用现有技术的方法，在此不予赘述。步骤二，参见图5，对多晶硅层403和栅氧化层402进行光刻、蚀刻，在衬底401上 形成栅极503，并利用沉积、蚀刻工艺形成侧壁层504，其中，该步骤可采用现有技术的方 法，在此不予赘述。步骤三，参见图6，在栅极503表面以及栅极503两侧的衬底401表面涂覆底部抗 反射涂层(BARC) 601，衬底401表面涂覆的BARC 601高于栅极503表面，即BARC 601的厚 度大于栅极503的高度。在实际应用中，栅极两侧的衬底表面所涂覆的BARC的厚度范围一般为2000埃到 5000埃，即BARC的上表面与衬底表面的距离的范围为2000埃到5000埃。步骤四，参见图7，对高于栅极表面的BARC 601进行蚀刻，使栅极503两侧的衬底 401表面的BARC 601至栅极503表面，进行第一次离子注入700，并保证离子能够注入栅极 503实现掺杂、但无法穿透BARC 601注入栅极503两侧的衬底401，也就是说，可通过控制 离子注入700的能量等级，保证离子能够注入栅极503实现掺杂、但无法穿透BARC 601注 入栅极503两侧的衬底401，进而保证注入的离子仅对栅极503实现掺杂。在实际应用中，一般将第一次离子注入的能量控制在IOOOeV到IOOOOeV的范围 内，以保证注入的离子仅对栅极503实现掺杂。需要说明的是，在掺杂工艺中，掺杂深度由注入离子的能量和质量决定，在本步骤 中，通过控制离子注入的等量等级来实现掺杂深度的控制，具体为，控制离子注入的等量等 级，使注入于栅极两侧的衬底表面的BARC的离子受到BARC的阻力作用而逐渐停止运动，从 而无法穿越BARC进入衬底，同时，使注入于栅极的离子在栅极内停止运动，无法穿越栅氧 化层进入衬底。具体的离子注入能量等级参数可依据所涂覆的BARC的厚度以及栅极的高 度等确定。另外，在步骤四中，若不对BARC进行蚀刻，而直接对涂覆有BARC的衬底进行离子 注入，图8为对涂覆有未经蚀刻的BARC的衬底进行离子注入的示意图，如图8所示，由于 BARC为液体，而由于液漏的影响，栅极A表面的BARC的厚度会小于栅极B、C、D、E表面的 BARC厚度，在进行离子注入时，注入的离子受到BARC的阻力作用而会逐渐停止运动，由于 栅极表面的BARC的厚度不均，有可能注入栅极A的离子已进入栅极A内部，而注入栅极B、 C、D、E的离子却停留在栅极B、C、D、E表面的BARC中。步骤五，参见图9，清洗涂覆的BARC 601，对清除BARC 601后的衬底401再次进行 离子注入800，并保证离子能够注入栅极503实现掺杂，且能够注入栅极两侧的衬底401实 现掺杂、以形成漏极801和源极802。此外，在上述步骤四和步骤五中，注入的离子可为N型元素例如磷或砷，以磷为 例，磷原子在取代原晶体结构中的原子并构成共价键时，多余的第五个价电子很容易摆脱 磷原子核的束缚而成为自由电子，于是半导体中的自由电子数目大量增加，自由电子成为 多数载流子，空穴则成为少数载流子，形成N型半导体；或注入的离子可为P型元素例如硼 或铟，以硼为例，硼原子在取代原晶体结构中的原子并构成共价键时，将因缺少一个价电子 而形成一个空穴，于是半导体中的空穴数目大量增加，空穴成为多数载流子，而自由电子则 成为少数载流子，形成P型半导体。掺杂深度是由注入离子的能量和质量决定的，例如，当步骤四和步骤五注入的为磷原子，且栅极的高度约为1000埃时，第一次离子注入的能量被 控制在3000eV到5000eV的范围内，以保证仅对栅极实现掺杂。另外，第二次离子注入的能量是根据将要制成的器件的性能决定的，一般小于 25000eVo至此，本流程结束，可进入后续的工艺流程。可见，上述流程在第一次离子注入时，可通过对离子注入的能量等级进行控制，以 保证离子能够注入栅极实现掺杂、但无法穿透BARC注入栅极两侧的衬底，因而可避免注入 的离子穿越栅氧化层而进入栅极两侧的衬底，而且，在进行第二次离子注入之前不涉及快 速热退火处理，能够保证多晶硅晶粒之间紧密连接、不会出现大的缝隙，因而就尽可能避免 了第二次注入栅极的离子穿过多晶硅晶粒之间的缝隙而进入衬底，这样就可避免隧穿效应 的产生；此外，由于对栅极共进行两次离子注入，仅对漏、源极进行一次离子注入，而掺杂浓 度由注入离子的数量决定，因此，可有效地实现栅极和漏、源极的不同浓度的掺杂。而且，由于BARC易于清洗，从而使得上述方案易于实现。以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在 本发明的精神和原则之内，所作的任何修改、等同替换以及改进等，均应包含在本发明的保 护范围之内。
权利要求
一种半导体制造工艺流程中掺杂栅极和漏、源极的方法，在衬底上形成栅极后，该方法包括以下步骤在栅极表面以及栅极两侧的衬底表面涂覆底部抗反射涂层BARC，衬底表面涂覆的BARC高于栅极表面；对高于栅极表面的BARC进行蚀刻，使栅极两侧的衬底表面的BARC至栅极表面，并进行第一次离子注入；清除所述BARC；再次进行离子注入。
2.根据权利要求1所述的方法，其特征在于，所述注入的离子为N型元素。
3.根据权利要求2所述的方法，其特征在于，所述N型元素为磷或砷。
4.根据权利要求1所述的方法，其特征在于，所述注入的离子为P型元素。
5.根据权利要求4所述的方法，其特征在于，所述P型元素为硼或铟。
6.根据权利要求1所述的方法，其特征在于，当在栅极表面以及栅极两侧的衬底表面 涂覆底部抗反射涂层BARC时，所述BARC的上表面与衬底表面的距离的范围为2000埃到 5000 埃。
7.根据权利要求1所述的方法，其特征在于，所述第一次离子注入的能量范围为 IOOOeV 到 IOOOOeV ；所述第二次离子注入的能量小于25000eV。
全文摘要
本发明公开了一种半导体制造工艺流程中掺杂栅极和漏、源极的方法，在衬底上形成栅极后，在栅极表面以及栅极两侧的衬底表面涂覆底部抗反射涂层BARC，衬底表面涂覆的BARC高于栅极表面；对高于栅极表面的BARC进行蚀刻，使栅极两侧的衬底表面的BARC至栅极表面，并进行第一次离子注入；清除所述BARC；再次进行离子注入。采用该方法可实现栅极和漏、源极的不同浓度的掺杂，并避免隧穿效应。
文档编号H01L21/312GK101882574SQ200910083470
公开日2010年11月10日 申请日期2009年5月6日 优先权日2009年5月6日
发明者何学缅, 刘思南, 吴永玉, 陈海华 申请人:中芯国际集成电路制造(北京)有限公司